引用 rpg-7:
呃。就我使用单片机的经验来看，用中断是节约时间的，定时器至少比靠浪费机器周期，+1的延时函数好的多。而且貌似操作系统的进程切换机制靠的就是中断，给程序分配时间片，然后到时间切换回来，再进行判断，给其他程序分配时间，至少貌似多进程操作系统貌似...

引用 rpg-7:
呃。就我使用单片机的经验来看，用中断是节约时间的，定时器至少比靠浪费机器周期，+1的延时函数好的多。而且貌似操作系统的进程切换机制靠的就是中断，给程序分配时间片，然后到时间切换回来，再进行判断，给其他程序分配时间，至少貌似多进程操作系统貌似...

引用 rpg-7:
我倒是想，加入中断机制后，是否可以利用中断来实现公用RAM的数据定向传送？我YY大致是:除非下位机被中断，否则一切情况下不允许读写公用RAM，上位机写数据，向特定CPU发送中断信号，通知它读取数据，当任意下位机完成计算后，只有中断主机，然后...

引用 kknd:
坐等套件

引用 rpg-7:
突然灵感咋现！楼主知道VMP壳吗？就是把win32程序转换成一个虚拟的很简单的CPU里跑的程序，来增大代码量，我在想如果把vmp的机器码换成你小UU的指令，把小UU弄成32位的。。。啧啧啧。。。。

引用 神之觉醒:
!~ 得研究看看

引用 小八一3:
我天天来看大神的进展

引用 rpg-7:
哈哈。。。不过这个其实有难度，毕竟是win32下的，还是要调用api的。。。。不过也许可以直接转换机器码。。。那就爽了

引用 rpg-7:
哈哈。。。不过这个其实有难度，毕竟是win32下的，还是要调用api的。。。。不过也许可以直接转换机器码。。。那就爽了

引用 rpg-7:
哈哈。。。不过这个其实有难度，毕竟是win32下的，还是要调用api的。。。。不过也许可以直接转换机器码。。。那就爽了

引用 分立元件:
被大神吸引过来论坛，能讲解一下控制器原理吗？我看了“编码的奥秘”和“穿越计算机的迷雾”两本书，其它的都明白了，就是对控制器内部实现的原理不是很明白！

引用 nqmtlove:
关注好久！快出套件！！！

引用 rpg-7:
变址寻址？是间接寻址的一种吗？我这东西是不是和跳转类似？CPU结构这块我没学过。。。不过   。。貌似这玩意您给搞得巨简单。。。极端简单指令集？

引用 小八一3:
终于大板了要一套

引用 rpg-7:
对了，要不这机子试试用铁电存储器吧！ROM/RAM合一如何？还有，其实我认为16位的也值得一搞，不过最好用贴片元件。。。

引用 rpg-7:
还有，我个人真心建议楼主可以上FPGA了。。。。想要啥直接用语言描述仿真，方便的多。。。而且还有实用化的希望。。。

引用 神之觉醒:
那我解释一下本贴CPU执行指令的本质原理.

往常的CPU设计每种指令都有一个指令前缀码, 比如0001代表传送  0010代表运算  0011代表跳转...
但是本贴的CPU不是按照这个理念搞, 没有指令前缀码, 因为这样搞对硬件来...

引用 神之觉醒:
用FPGA速度吊..  搞大机方便...   不过现在简单的电路就不麻烦FPGA了,  这样运行起来比较有"松香味"

引用 rpg-7:
不过，我在想，弄片FPGA，在上面堆个十几片32位的。。。中间弄一缓存。。。直接实用化，赶英超美

引用 rpg-7:
不过，我在想，弄片FPGA，在上面堆个十几片32位的。。。中间弄一缓存。。。直接实用化，赶英超美

引用 rpg-7:
不过，我在想，弄片FPGA，在上面堆个十几片32位的。。。中间弄一缓存。。。直接实用化，赶英超美

引用 神之觉醒:
某SRAM存储器的写时序..  tAS  0纳秒,,,  意思说给地址的同时可以写线拉低..  看来内存地址都可以放在指令里面..  这么一来内存都可以像寄存器一样操作

引用 神之觉醒:
某SRAM存储器的写时序..  tAS  0纳秒,,,  意思说给地址的同时可以写线拉低..  看来内存地址都可以放在指令里面..  这么一来内存都可以像寄存器一样操作

引用 小龙:
要是这样的话那指令要有多长啊~

引用 rpg-7:
作为梦想未尝不可，最终和parallax公司齐头并进如何？不过，缓存分组如何？主CPU允许读写全部，但是从CPU只允许读写自己的640kb？

引用 神之觉醒:
不纠结那个...内存不好管理/..  有另一个结构..内存比较好管理, 缓存控制器的作用是....CPU需要的数据超出缓存的范围后CPU刹车, 然后缓存控制器再从内存取一块数据装进缓存里面, 然后CPU继续运行,  那个偏移量寄存器应该放在...

引用 神之觉醒:
有这个意思~~! 后面四个字不敢保证
到时打算每个可能CPU里面装几个运算器,  C语言里面的多元式一条指令搞定...也不是一条指令...要给N个寄存器装数~~~  然后一个卡擦结果就出来~~~~搞费
给N个寄存器装数比较耗时间, 如果...

引用 rpg-7:
俺的想法是这样的哈，一个时钟过三态门，累加器+1，累加器数据和锁存的地址数据相加，累加器的地址就送给缓存的地址线，缓存的数据线通过三态门和内存数据线相连，缓存的读写使能线拉高，写，内存的拉低，读。加法器送出来的地址一边进内存，一边进同或门，...

引用 大胆哥:
又上来看楼主吹牛逼了

引用 rpg-7:
俺的想法是这样的哈，一个时钟过三态门，累加器+1，累加器数据和锁存的地址数据相加，累加器的地址就送给缓存的地址线，缓存的数据线通过三态门和内存数据线相连，缓存的读写使能线拉高，写，内存的拉低，读。加法器送出来的地址一边进内存，一边进同或门，...

引用 神之觉醒:
。。。话说。。似乎又想到有个新结构可以让CPU大部分时间全频工作不受内存延迟影响，不使用缓存，如果搞成功的话。。  该不该公开。。。@大胆哥
好像不管怎样CPU速度都要受制内存

引用 虎哥:
应该早公开，但有公开的技巧。
1、要清楚新结构在业内的水平，看看前人有没有做过类似的或相同的。
2、要给新结构取个容易记住的名字，比如龙少结构。
3、公布以后要加以宣传，最好是平面媒体。每次楼主发的结构，KC都用微博等渠道推过。但是如...

引用 神之觉醒:
老虎建议很不错~~~！。要是搞出来  这个新结构名称可能是《KC-LS分散内存阵列变频执行结构》 名称很N的样子  看名称应该就知道大概。   这个结构即使使用100ns(10MHZ)的指令存储器，CPU的速度也不会受制于存储器，用高速门电...