今天进行了一下实验，最终选定Rn=0.5649，因此Wnom=0.7999，Mnom=1.261，ILr_nom=3.9276。输入电压Vin=12，在最大负载时的Vo为200V，此时的等效负载电阻Ro为320，最大功率125W，谐振频率选择为60Khz，这样在125W负载下开关频率约为48Khz。最终设计结果是匝数比n=13.2170，特征阻抗Zr=3.2427，Lr=8.6016uH，Cr=0.8180uF，预计满载的峰值谐振电流（磁化电流）为9.3483A，空载谐振电流为11.6257A，预计输入电流至少10.4167A，变压器绕组有效电流至少7.3668A。实验中会根据元件的可用情况来选择实验用的器件。 选择初级电流密度为6A/mm2，初级由6+6(n=Ipk*L/Ae/Bmax, Ae=76mm2, Bmax=0.3, Bsat=0.42, TDK ETD29磁芯)的0.2mm厚9mm宽的铜皮制成，次级用0.33mm漆包线绕80圈。磁芯气息开了大约1.6mm来满足初级的励磁电感值Lr。下面是变压器刚刚开始绕制的时候，可以看出初级是采用握折的方式引出的：

输入电感直接从隔壁做并网逆变那顺了个90uH电感，是平板变压器磁芯漆包线绕的带气息电感，这么大气息是不会轻易饱和的。开关管使用75NF75，谐振电容采用8颗0.1uF50V的0805陶瓷电容并联而成，100k电桥实测参数0.78uF 11m欧内阻，应该是撑得住的。变压器次级连接4个HER107组成的整流桥和一个450V150uF电容来滤波。来看窝的灵魂搭棚！

 上电之后测到输入居然有0.4A的电流，同时开关管和谐振电容有一点点问题，这就是谐振电流带来的问题！

上面是空载的ZVS波形，红色黄色是两个mos的D-S电压波形，紫色是黄色MOS的G-S驱动波形，绿色是谐振电容上的电流，谐振电流有10A出头，比较接近理论预测Vin*pi/Zr。

上面是带320欧负载时的波形，红色黄色是两个mos的D-S电压波形，紫色是黄色MOS的G-S驱动波形，绿色是变压器初级绕组电流，对应上面分析里的ILr1+Ipri或者ILr2+Ipri。此时的波形和理论预测有出入，原因就是因为漏感和Cr谐振引起的，这个谐振会在第二个状态中产生一个比较高的电压，因此选择的mos的耐压需要比理论计算的高一些才可以，在状态2中就算有谐振，其波形的平均值依然是和理论值相等的。在带载情况下，输出的DC高压为189.7V，与理论预测的200V算足够接近了，理论计算时没考虑各种损耗，所以实际电压会低一些是完全可以理解的。空载开关频率为62.9KHz（理论60KHz），带载频率为44.5KHz（理论48KHz）都足够接近理论值，可以认为上面的分析是木有问题的w

下面是六花的感慨：

重点来啦！敲碗！

对于一个ZVS来说（确定了n和Zr），在一个负载电阻Rl下（归一化之后为Rn），开关频率-Rn-变压比的组合是唯一的，相当于ZVS的“工作点”。

在ZVS电路中，由于状态4的时间极短，可以认为Cr-Lr所产生的高谐振电流被完全限制在了谐振腔中，但是实际还是有一点点的状态4，于是少量谐振还是会流过MOS管，产生损耗。

ZVS这个电路里匝数比n和特征阻抗Zr扮演了很重要的角色，尤其是Zr。如果希望较小的带载输出电压变化，一般需要小的Zr。较小的Zr能带来更大的输出功率以及更小的带载负载电压变化和更小的开关频率变化，但是与此同时无功谐振电流也增大了(Vin*pi/Zr)，虽然这部分电流不被消耗，但是其幅度与满载输入电流相当，在电容和电感的等效串联内阻里还是能产生可观的损耗的。在一个输入电压下，ZVS的输出功率是基本确定的，由Zr限制。在12V输入下可以认为实用的功率最大为120w左右。

ZVS自激电路虽然可以做到ZVS，但是代价是更高的开关管电压应力和非常大的无功谐振电流，有点得不偿失。从实验结果感觉，ZVS自激电路对比它激的PWM硬开关推挽似乎并没有任何优势。

于是总结了下，ZVS电路可以以比较简单的方式获得一定功率的输出，还是一个不错的电路，但是对于较高功率等级的场合，ZVS就明显不适用了。