引用TubeChip404发表于10楼的内容只是常见的固态继电器，里面是两个背靠背的MOS，筛选漏电在1pA以下的，然后通过一些电路设计，例如自举等手段来进一步提升等效阻抗和降低漏电流，最后控制在个位数fA量级的漏电，再通过软件去校准。
感觉这部分才是关键！
固态继电器能选出漏电1pA以下的有些令人意外,我看PhotoMOS指标一般漏电流只有10nA， TIA输出1V就要求1TOhm的关断电阻了。估计自举的功劳很大，不知道offset能做到有多小。
（臆测：）现在半导体行业国产化不是火热嘛，如果熟悉这方面的技术可以去造SMU？估计能有比较多商机吧
更正：看了下PhotoMOS的典型值比想象中好很多，有些VL=max (40V) 可以到0.01 nA， Maximum才是10 nA