我的CPU架构终于搞完了，经过测试，所有指令皆运行正常，现在放出仿真文档，并作出简介。
该CPU为8位的8T CPU，每个指令周期为8个时钟周期，前三周期取指，第四周期指令传送，后四周期执行指令。
用一片6116 SRAM（容量2KB，只用了256字节，如有需要自行扩展）作为ROM，由51单片机以及相关电路组成烧写器。开机先把复位开关置0再置1即可
指令格式：高四位为指令，低四位为寄存器地址
空指令：高四位0000
立即数传送指令：第一条指令高四位0011，低四位为目的寄存器地址，第二条为需要传送的数据
入栈指令：高四位0001，低四位为源寄存器地址
出栈指令：高四位0010，低四位为目的寄存器地址
与运算指令（按位与）：高四位0100，以ALU的AB两个寄存器为操作数，结果直接入栈
或运算指令（按位或）：高四位0101，同上
非运算指令：高四位0110，将A寄存器中的数据取反，结果直接入栈
加法运算指令：高四位0111，以ALU的AB两个寄存器为操作数，结果直接入栈
比较指令：高四位1000，比较ALU的AB两个寄存器的数据，相等为1，不相等为0，结果存储于比较标志位
跳转指令：高四位1001，跳转至跳转地址寄存器存储的地址处
比较标志位为1时跳转：高四位1010
比较标志位为0时跳转：高四位1011

寄存器地址（可寻址寄存器）：
0000-0111：通用寄存器组0-7
1000，1001：P0口，P1口
1010，1011：ALU的AB两个寄存器
1100：跳转地址寄存器

CPU曲终架构.zip 1.75MB ZIP 140次下载