引用
评论
digital design and computer architecture 数字设计和计算机体系结构 中文版
digital design and computer architecture 数字设计和计算机体系结构 中文版
正在上传 2楼下载
找了好长时间 也没找到资源,买盗版书的时候 卖家送的电子书
Digital Design and Computer Architecture（英文版），作者：David Money Harris，国外超级经典的EECS方面的教科书，介绍细致，插图生动。是哈佛大学Computer Hardware课程的指定教材。
本书采用流行的教学法，从计算机组成和设计向下至更精细的层次，详细展示如何用Verilog和VHDL构建MIPS微处理器。本书为学生提供了一个很好的机会，使他们可以在现代FPGA上进行大型的数字设计，既能增长学生的专业知识，又能启发学生运用所学知识去解决实际问题。
——David A. Patterson，《计算机组成与设计》的作者之一
本书采用了一种独特的现代数字设计方法，先介绍数字逻辑门，接着讲述组合电路和时序电路的设计，并以这些基本的数字逻辑设计概念为基础，重点介绍如何设计实际的MIPS处理器。另外，在全书的实例中运用Verilog和VHDL展示基于CAD的电路设计方法和技术。通过本书，读者能够构建自己的微处理器，并能够自顶向下地理解微处理器的工作原理。
本书基于作者丰富的教学和实践经验，以幽默的写作风格展示了最新的数字设计方法。
本书特色
介绍数字逻辑设计的基础知识，并通过设计实际的MIPS微处理器来加强逻辑概念。
在例题部分，分别用两种最流行的硬件描述语言(Verilog和VHDL)给出相应数字系统设计的实现。
通过大量示例，帮助读者加深对关键概念和技术的理解和记忆。
作者简介
David Money Harris
哈维玛德学院工程学副教授。他曾经为英特尔、惠普、Sun等公司设计微处理器。
Sarah L. Harris
哈维玛德学院工程学副教授。她在斯坦福大学获得电子工程博士学位，擅长计算机体系结构设计和系统设计。
出版者的话
相关评论
译者序
前言
第1章 二进制 1
1.1 课程计划 1
1.2 控制复杂性的艺术 1
1.2.1 抽象 1
1.2.2 约束 2
1.2.3 三条原则 3
1.3 数字抽象 4
1.4 数字系统 5
1.4.1 十进制数 5
1.4.2 二进制数 5
1.4.3 十六进制数 6
1.4.4 字节，半字节和全字 8
1.4.5 二进制加法 8
1.4.6 有符号的二进制数 9
1.5 逻辑门 11
1.5.1 非门 12
1.5.2 缓冲 12
1.5.3 与门 12
1.5.4 或门 12
1.5.5 其他二输入逻辑门 12
1.5.6 多输入门 13
1.6 数字抽象之下 14
1.6.1 电源电压 14
1.6.2 逻辑电平 14
1.6.3 噪声容限 15
1.6.4 直流电压传输特性 15
1.6.5 静态约束 16
1.7 CMOS晶体管* 17
1.7.1 半导体 17
1.7.2 二极管 18
1.7.3 电容 18
1.7.4 nMOS和pMOS晶体管 18
1.7.5 CMOS非门 20
1.7.6 其他CMOS逻辑门 20
1.7.7 传输门 22
1.7.8 类nMOS逻辑 22
1.8 功耗* 23
1.9 总结和展望 23
习题 24
第2章 组合逻辑设计 32
2.1 引言 32
2.2 布尔表达式 34
2.2.1 术语 34
2.2.2 与或式 34
2.2.3 或与式 35
2.3 布尔代数 36
2.3.1 公理 36
2.3.2 单变量定理 36
2.3.3 多变量定理 37
2.3.4 定理的统一证明方法 39
2.3.5 等式化简 39
2.4 从逻辑到门 40
2.5 多级组合逻辑 42
2.5.1 减少硬件 43
2.5.2 推气泡 44
2.6 X和Z 45
2.6.1 非法值X 45
2.6.2 浮空值Z 45
2.7 卡诺图 46
2.7.1 画圈的原理 47
2.7.2 卡诺图化简逻辑 48
2.7.3 无关项 50
2.7.4 小结 51
2.8 组合逻辑模块 51
2.8.1 多路选择器 51
2.8.2 译码器 54
2.9 时序 55
2.9.1 传输延迟和最小延迟 56
2.9.2 毛刺 59
2.10 总结 60
习题 61
第3章 时序逻辑设计 65
3.1 引言 65
3.2 锁存器和触发器 65
3.2.1 SR锁存器 66
3.2.2 D锁存器 67
3.2.3 D触发器 68
3.2.4 寄存器 68
3.2.5 带使能端的触发器 69
3.2.6 带复位功能的触发器 70
3.2.7 晶体管级的锁存器和触发器设计* 70
3.2.8 小结 71
3.3 同步逻辑设计 72
3.3.1 一些有问题的电路 72
3.3.2 同步时序电路 74
3.3.3 同步和异步电路 75
3.4 有限状态机 75
3.4.1 有限状态机设计实例 75
3.4.2 状态编码 79
3.4.3 Moore型状态机和Mealy型状态机 82
3.4.4 状态机的分解 86
3.4.5 有限状态机小结 86
3.5 时序逻辑电路的时序 87
3.5.1 动态约束 88
3.5.2 系统时序 88
3.5.3 时钟偏移* 92
3.5.4 亚稳态 94
3.5.5 同步器 95
3.5.6 分辨时间的推导* 97
3.6 并行 99
3.7 总结 101
习题 102
第4章 硬件描述语言 109
4.1 引言 109
4.1.1 模块 109
4.1.2 硬件描述语言的起源 110
4.1.3 模拟和综合 111
4.2 组合逻辑 112
4.2.1 按位操作符 112
4.2.2 注释和空格 114
4.2.3 缩减运算符 114
4.2.4 条件赋值 115
4.2.5 内部变量 117
4.2.6 优先级 119
4.2.7 数字 120
4.2.8 z和x 120
4.2.9 位混合 122
4.2.10 延迟 123
4.2.11 VHDL 库和类型* 124
4.3 结构建模 126
4.4 时序逻辑 129
4.4.1 寄存器 129
4.4.2 可复位寄存器 131
4.4.3 带使能端的寄存器 132
4.4.4 多寄存器 133
4.4.5 锁存器 134
4.5 更多组合逻辑 135
4.5.1 选择语句 137
4.5.2 if语句 141
4.5.3 Verilog的casez语句* 142
4.5.4 阻塞式和非阻塞式赋值 142
4.6 有限状态机 146
4.7 参数化模块* 152
4.8 测试程序 155
4.9 总结 161
习题 162
第5章 常见数字模块 171
5.1 引言 171
5.2 算术电路 171
5.2.1 加法 171
5.2.2 减法 176
5.2.3 比较器 177
5.2.4 算术逻辑单元 178
5.2.5 移位器和循环移位器 179
5.2.6 乘法* 180
5.2.7 除法* 181
5.2.8 深入阅读 182
5.3 数制系统 182
5.3.1 定点数系统 183
5.3.2 浮点数系统* 183
5.4 时序电路模块 186
5.4.1 计数器 186
5.4.2 移位寄存器 187
5.5 存储器阵列 190
5.5.1 概述 190
5.5.2 动态随机访问存储器 192
5.5.3 静态随机访问存储器 193
5.5.4 面积和延迟 193
5.5.5 寄存器文件 193
5.5.6 只读存储器 193
5.5.7 使用存储器阵列的逻辑 195
5.5.8 存储器的硬件描述语言 195
5.6 逻辑阵列 197
5.6.1 可编程逻辑阵列 197
5.6.2 现场可编程门阵列 198
5.6.3 阵列实现* 202
5.7 总结 203
习题 203
第6章 体系结构 210
6.1 引言 210
6.2 汇编语言 210
6.2.1 指令 211
6.2.2 操作数：寄存器、存储器和常数 212
6.3 机器语言 216
6.3.1 R-类型指令 216
6.3.2 I-类型指令 217
6.3.3 J-类型指令 218
6.3.4 解释机器语言码 218
6.3.5 程序存储 219
6.4 编程 219
6.4.1 算术/逻辑指令 220
6.4.2 分支 222
6.4.3 条件语句 224
6.4.4 循环 225
6.4.5 数组 227
6.4.6 过程调用 230
6.5 寻址方式 236
6.6 编译、汇编和加载 238
6.6.1 内存图 238
6.6.2 转换成二进制代码和开始执行
程序 239
6.7 其他主题 242
6.7.1 伪指令 242
6.7.2 异常 242
6.7.3 有符号和无符号的指令 243
6.7.4 浮点指令 244
6.8 真实世界透视：IA-32结构* 245
6.8.1 IA-32的寄存器 246
6.8.2 IA-32的操作数 246
6.8.3 状态标志 247
6.8.4 IA-32指令集 247
6.8.5 IA-32指令编码 249
6.8.6 IA-32的其他特性 249
6.8.7 小结 250
6.9 总结 250
习题 251
第7章 微结构 258
7.1 引言 258
7.1.1 体系结构状态和指令集 258
7.1.2 设计过程 258
7.1.3 MIPS微结构 259
7.2 性能分析 260
7.3 单周期处理器 261
7.3.1 单周期数据路径 261
7.3.2 单周期控制 265
7.3.3 更多指令 267
7.3.4 性能分析 269
7.4 多周期处理器 270
7.4.1 多周期数据路径 270
7.4.2 多周期控制 275
7.4.3 更多指令 281
7.4.4 性能分析 282
7.5 流水线处理器 284
7.5.1 流水线数据路径 286
7.5.2 流水线控制 288
7.5.3 冲突 288
7.5.4 更多指令 297
7.5.5 性能分析 297
7.6 硬件描述语言表示* 299
7.6.1 单周期处理器 300
7.6.2 通用模块 306
7.6.3 测试程序 309
7.7 异常* 313
7.8 高级微结构* 315
7.8.1 深流水线 316
7.8.2 分支预测 317
7.8.3 超标量处理器 318
7.8.4 乱序处理器 319
7.8.5 寄存器重命名 321
7.8.6 单指令流多数据流 322
7.8.7 多线程 323
7.8.8 多处理器 323
7.9 现实世界透视：IA-32微结构* 324
7.10 总结 328
习题 329
第8章 存储器系统 333
8.1 引言 333
8.2 存储器系统性能分析 335
8.3 高速缓存 336
8.3.1 高速缓存中存放的数据 337
8.3.2 高速缓存中的数据查找 337
8.3.3 数据的替换 343
8.3.4 高级高速缓存设计* 344
8.3.5 MIPS处理器中高速缓存的发展* 347
8.4 虚拟存储器 347
8.4.1 地址转换 349
8.4.2 页表 350
8.4.3 地址转换后备缓冲 351
8.4.4 存储器保护 352
8.4.5 替换策略* 352
8.4.6 多级页表* 352
8.5 内存映射I/O* 354
8.6 现实世界透视：IA-32存储器和
I/O系统* 357
8.6.1 IA-32高速缓存系统 357
8.6.2 IA-32虚拟存储器 359
8.6.3 IA-32 的直接I/O编程机制 359
8.7 总结 359
习题 360
附录A 数字系统实现 365
附录B MIPS指令 391
延伸阅读材料 394
正在上传 2楼下载
找了好长时间 也没找到资源,买盗版书的时候 卖家送的电子书
Digital Design and Computer Architecture（英文版），作者：David Money Harris，国外超级经典的EECS方面的教科书，介绍细致，插图生动。是哈佛大学Computer Hardware课程的指定教材。
本书采用流行的教学法，从计算机组成和设计向下至更精细的层次，详细展示如何用Verilog和VHDL构建MIPS微处理器。本书为学生提供了一个很好的机会，使他们可以在现代FPGA上进行大型的数字设计，既能增长学生的专业知识，又能启发学生运用所学知识去解决实际问题。
——David A. Patterson，《计算机组成与设计》的作者之一
本书采用了一种独特的现代数字设计方法，先介绍数字逻辑门，接着讲述组合电路和时序电路的设计，并以这些基本的数字逻辑设计概念为基础，重点介绍如何设计实际的MIPS处理器。另外，在全书的实例中运用Verilog和VHDL展示基于CAD的电路设计方法和技术。通过本书，读者能够构建自己的微处理器，并能够自顶向下地理解微处理器的工作原理。
本书基于作者丰富的教学和实践经验，以幽默的写作风格展示了最新的数字设计方法。
本书特色
介绍数字逻辑设计的基础知识，并通过设计实际的MIPS微处理器来加强逻辑概念。
在例题部分，分别用两种最流行的硬件描述语言(Verilog和VHDL)给出相应数字系统设计的实现。
通过大量示例，帮助读者加深对关键概念和技术的理解和记忆。
作者简介
David Money Harris
哈维玛德学院工程学副教授。他曾经为英特尔、惠普、Sun等公司设计微处理器。
Sarah L. Harris
哈维玛德学院工程学副教授。她在斯坦福大学获得电子工程博士学位，擅长计算机体系结构设计和系统设计。
出版者的话
相关评论
译者序
前言
第1章 二进制 1
1.1 课程计划 1
1.2 控制复杂性的艺术 1
1.2.1 抽象 1
1.2.2 约束 2
1.2.3 三条原则 3
1.3 数字抽象 4
1.4 数字系统 5
1.4.1 十进制数 5
1.4.2 二进制数 5
1.4.3 十六进制数 6
1.4.4 字节，半字节和全字 8
1.4.5 二进制加法 8
1.4.6 有符号的二进制数 9
1.5 逻辑门 11
1.5.1 非门 12
1.5.2 缓冲 12
1.5.3 与门 12
1.5.4 或门 12
1.5.5 其他二输入逻辑门 12
1.5.6 多输入门 13
1.6 数字抽象之下 14
1.6.1 电源电压 14
1.6.2 逻辑电平 14
1.6.3 噪声容限 15
1.6.4 直流电压传输特性 15
1.6.5 静态约束 16
1.7 CMOS晶体管* 17
1.7.1 半导体 17
1.7.2 二极管 18
1.7.3 电容 18
1.7.4 nMOS和pMOS晶体管 18
1.7.5 CMOS非门 20
1.7.6 其他CMOS逻辑门 20
1.7.7 传输门 22
1.7.8 类nMOS逻辑 22
1.8 功耗* 23
1.9 总结和展望 23
习题 24
第2章 组合逻辑设计 32
2.1 引言 32
2.2 布尔表达式 34
2.2.1 术语 34
2.2.2 与或式 34
2.2.3 或与式 35
2.3 布尔代数 36
2.3.1 公理 36
2.3.2 单变量定理 36
2.3.3 多变量定理 37
2.3.4 定理的统一证明方法 39
2.3.5 等式化简 39
2.4 从逻辑到门 40
2.5 多级组合逻辑 42
2.5.1 减少硬件 43
2.5.2 推气泡 44
2.6 X和Z 45
2.6.1 非法值X 45
2.6.2 浮空值Z 45
2.7 卡诺图 46
2.7.1 画圈的原理 47
2.7.2 卡诺图化简逻辑 48
2.7.3 无关项 50
2.7.4 小结 51
2.8 组合逻辑模块 51
2.8.1 多路选择器 51
2.8.2 译码器 54
2.9 时序 55
2.9.1 传输延迟和最小延迟 56
2.9.2 毛刺 59
2.10 总结 60
习题 61
第3章 时序逻辑设计 65
3.1 引言 65
3.2 锁存器和触发器 65
3.2.1 SR锁存器 66
3.2.2 D锁存器 67
3.2.3 D触发器 68
3.2.4 寄存器 68
3.2.5 带使能端的触发器 69
3.2.6 带复位功能的触发器 70
3.2.7 晶体管级的锁存器和触发器设计* 70
3.2.8 小结 71
3.3 同步逻辑设计 72
3.3.1 一些有问题的电路 72
3.3.2 同步时序电路 74
3.3.3 同步和异步电路 75
3.4 有限状态机 75
3.4.1 有限状态机设计实例 75
3.4.2 状态编码 79
3.4.3 Moore型状态机和Mealy型状态机 82
3.4.4 状态机的分解 86
3.4.5 有限状态机小结 86
3.5 时序逻辑电路的时序 87
3.5.1 动态约束 88
3.5.2 系统时序 88
3.5.3 时钟偏移* 92
3.5.4 亚稳态 94
3.5.5 同步器 95
3.5.6 分辨时间的推导* 97
3.6 并行 99
3.7 总结 101
习题 102
第4章 硬件描述语言 109
4.1 引言 109
4.1.1 模块 109
4.1.2 硬件描述语言的起源 110
4.1.3 模拟和综合 111
4.2 组合逻辑 112
4.2.1 按位操作符 112
4.2.2 注释和空格 114
4.2.3 缩减运算符 114
4.2.4 条件赋值 115
4.2.5 内部变量 117
4.2.6 优先级 119
4.2.7 数字 120
4.2.8 z和x 120
4.2.9 位混合 122
4.2.10 延迟 123
4.2.11 VHDL 库和类型* 124
4.3 结构建模 126
4.4 时序逻辑 129
4.4.1 寄存器 129
4.4.2 可复位寄存器 131
4.4.3 带使能端的寄存器 132
4.4.4 多寄存器 133
4.4.5 锁存器 134
4.5 更多组合逻辑 135
4.5.1 选择语句 137
4.5.2 if语句 141
4.5.3 Verilog的casez语句* 142
4.5.4 阻塞式和非阻塞式赋值 142
4.6 有限状态机 146
4.7 参数化模块* 152
4.8 测试程序 155
4.9 总结 161
习题 162
第5章 常见数字模块 171
5.1 引言 171
5.2 算术电路 171
5.2.1 加法 171
5.2.2 减法 176
5.2.3 比较器 177
5.2.4 算术逻辑单元 178
5.2.5 移位器和循环移位器 179
5.2.6 乘法* 180
5.2.7 除法* 181
5.2.8 深入阅读 182
5.3 数制系统 182
5.3.1 定点数系统 183
5.3.2 浮点数系统* 183
5.4 时序电路模块 186
5.4.1 计数器 186
5.4.2 移位寄存器 187
5.5 存储器阵列 190
5.5.1 概述 190
5.5.2 动态随机访问存储器 192
5.5.3 静态随机访问存储器 193
5.5.4 面积和延迟 193
5.5.5 寄存器文件 193
5.5.6 只读存储器 193
5.5.7 使用存储器阵列的逻辑 195
5.5.8 存储器的硬件描述语言 195
5.6 逻辑阵列 197
5.6.1 可编程逻辑阵列 197
5.6.2 现场可编程门阵列 198
5.6.3 阵列实现* 202
5.7 总结 203
习题 203
第6章 体系结构 210
6.1 引言 210
6.2 汇编语言 210
6.2.1 指令 211
6.2.2 操作数：寄存器、存储器和常数 212
6.3 机器语言 216
6.3.1 R-类型指令 216
6.3.2 I-类型指令 217
6.3.3 J-类型指令 218
6.3.4 解释机器语言码 218
6.3.5 程序存储 219
6.4 编程 219
6.4.1 算术/逻辑指令 220
6.4.2 分支 222
6.4.3 条件语句 224
6.4.4 循环 225
6.4.5 数组 227
6.4.6 过程调用 230
6.5 寻址方式 236
6.6 编译、汇编和加载 238
6.6.1 内存图 238
6.6.2 转换成二进制代码和开始执行
程序 239
6.7 其他主题 242
6.7.1 伪指令 242
6.7.2 异常 242
6.7.3 有符号和无符号的指令 243
6.7.4 浮点指令 244
6.8 真实世界透视：IA-32结构* 245
6.8.1 IA-32的寄存器 246
6.8.2 IA-32的操作数 246
6.8.3 状态标志 247
6.8.4 IA-32指令集 247
6.8.5 IA-32指令编码 249
6.8.6 IA-32的其他特性 249
6.8.7 小结 250
6.9 总结 250
习题 251
第7章 微结构 258
7.1 引言 258
7.1.1 体系结构状态和指令集 258
7.1.2 设计过程 258
7.1.3 MIPS微结构 259
7.2 性能分析 260
7.3 单周期处理器 261
7.3.1 单周期数据路径 261
7.3.2 单周期控制 265
7.3.3 更多指令 267
7.3.4 性能分析 269
7.4 多周期处理器 270
7.4.1 多周期数据路径 270
7.4.2 多周期控制 275
7.4.3 更多指令 281
7.4.4 性能分析 282
7.5 流水线处理器 284
7.5.1 流水线数据路径 286
7.5.2 流水线控制 288
7.5.3 冲突 288
7.5.4 更多指令 297
7.5.5 性能分析 297
7.6 硬件描述语言表示* 299
7.6.1 单周期处理器 300
7.6.2 通用模块 306
7.6.3 测试程序 309
7.7 异常* 313
7.8 高级微结构* 315
7.8.1 深流水线 316
7.8.2 分支预测 317
7.8.3 超标量处理器 318
7.8.4 乱序处理器 319
7.8.5 寄存器重命名 321
7.8.6 单指令流多数据流 322
7.8.7 多线程 323
7.8.8 多处理器 323
7.9 现实世界透视：IA-32微结构* 324
7.10 总结 328
习题 329
第8章 存储器系统 333
8.1 引言 333
8.2 存储器系统性能分析 335
8.3 高速缓存 336
8.3.1 高速缓存中存放的数据 337
8.3.2 高速缓存中的数据查找 337
8.3.3 数据的替换 343
8.3.4 高级高速缓存设计* 344
8.3.5 MIPS处理器中高速缓存的发展* 347
8.4 虚拟存储器 347
8.4.1 地址转换 349
8.4.2 页表 350
8.4.3 地址转换后备缓冲 351
8.4.4 存储器保护 352
8.4.5 替换策略* 352
8.4.6 多级页表* 352
8.5 内存映射I/O* 354
8.6 现实世界透视：IA-32存储器和
I/O系统* 357
8.6.1 IA-32高速缓存系统 357
8.6.2 IA-32虚拟存储器 359
8.6.3 IA-32 的直接I/O编程机制 359
8.7 总结 359
习题 360
附录A 数字系统实现 365
附录B MIPS指令 391
延伸阅读材料 394
引用 ruijiezh:XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
楼主下载了打不开啊 求发一分 考试急用 928108792@qq.com 一万个感谢
引用
评论