论坛>电子信息>电子技术>嵌入式
发表于《FPGA学习日记（持续更新）》
warmonkey作者
16年0个月前IP:未同步
275879
1楼
关于Verilog语言学习

用verilog以后容易转向ASIC，其实VHDL和Verilog差不多的，会了一种马上就能会第二种。
教材：

attachment icon 华为Verilog HDL入门教程.pdf 280.97KB PDF 1971次下载 预览

attachment icon Verilog_golden中文版.pdf 511.67KB PDF 934次下载 预览

attachment icon 卡内基梅陇大学verilog课程讲义.pdf 294.37KB PDF 848次下载 预览

注意，不是所有的Verilog语句都是可以综合的，也就是说，可能会出现QII拒绝编译的情况，具体能不能编译，参考这个：
  
attachment icon verilog_经验(适合初学者).doc 714.50KB DOC 162次下载
评论
文号 / 275879
warmonkey
万流景仰
名片发私信
学术分 12
总主题 379 帖总回复 8283 楼拥有证书：进士 学者 机友
注册于 2008/10/11 20:04:00最后登录 2026/10/12 22:44:46
主体类型：个人
所属领域：无
认证方式：手机号
IP归属地：0

个人简介

Cubesat

笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的