ADSP-TS101S处理器将非常宽的存储器宽度和双运算模块（支持32bit和40bit浮点及8，16，32，64位定点处理）组合在一起，建立了数字信号处理器性能的新标准。Tiger-SHARC静态超标量结构使DSP每周期能够执行多达4条指令、24个16位定点运算和6个浮点运算。三条相互独立的128位宽的内部数据总线，每条连接3个2Mbit内部存储器块中的一个，提供4字数据、指令及I/O访问和14.4GB/s的内部存储器带宽。运行在300MHz时，ADSP-TS101S内核的指令周期为3.3ns。利用其单指令多数据特点，ADSP-TS101S可以提供24亿次40位MAC运算或者6亿次80位MAC运算。