引用第7楼ehco于2012-08-25 00:08发表的 :
这图发现你的比较器延迟（查手册得393延迟为90ns）造成重合处有轻微移相
如果把393的另外一组 接成过0比较 将主PLL的VCO输出人为延迟一下，可以基本抵消掉这个相移
如果还不能完全消除的话，避免共态，后面应该再加一级死区发生器
再次赞！
太厉害了。这你都看出来了。这个问题困扰我很久了。理论上可以0-180移相但因为有个延时，不得成了约0-160移相了。这个延时的根源说来话长了。(在锯齿波那里）因为我没画全部的电路图这里不好说明。我也想过再第一个比较器输出后面再加个电容。再用第二个比较器来补偿一下。有空了试验一下!