论坛>电子信息>电子技术
发表于《【原创】FPGA内部利用PLL级联实现10ps级可编程延时控制》
大圈圈作者
13年5个月前IP:未同步
556288
1楼
没人鸟。。这用来做交替采样ADC组成示波器再合适不过了，只不过要4个PLL
评论
文号 / 556288
一表人才
名片发私信
学术分 0
总主题 7 帖总回复 60 楼拥有证书：笔友
注册于 2013/08/06 13:09:09最后登录 2018/01/10 00:46:33
主体类型：个人
所属领域：无
认证方式：邮箱
IP归属地：0

个人简介

暂未填写
笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的