本帖最后由 老A 于 2013-11-11 00:23 编辑

神之觉醒 发表于 2013-11-10 22:51
运算器接之简单,寄存器输出送多路器送ALU,ALU输出带高阻送数据总线,  指令译码出来的控制信号一锁马上就 ...

ALU的问题还好解决。表放RAM我觉得不好办：表怎么初始化？总不能一条指令一条指令填充RAM表的内容吧。除非RAM ROM统一编址，否值ROM查表基本上是必须要的。

用FPGA做也很便宜啊，完全DIY得起的，跑个10M应该还是可以做出来的。



这是我做的那颗，Layout版图的局部，蓝色方框里是内核，包括指令、ALU、寄存器


硬件仿真器，灰尘好多，都不敢清理，怕出问题，独苗啊。

逻辑全在FPGA里，右边整整齐齐排列的那些芯片，是用来仿真IO输入输出的

下次有空了，发个详细点的