论坛>电子信息>电子技术
发表于《用MATLAB的HDL产生功能---FPGA之偷懒》
陈辉铭作者
13年1个月前IP:未同步
653721
4楼
warmonkey 发表于 2013-11-13 23:55
full parallel 做出来规模吓死人
另外不知道生成的代码能不能利用fpga内部的dsp block


就靠各位探索了，我初步试了下
评论
文号 / 653721
浪迹天涯
名片发私信
学术分 0
总主题 7 帖总回复 8 楼拥有证书：笔友
注册于 2013/08/17 21:26:15最后登录 2018/01/10 01:11:11
主体类型：个人
所属领域：无
认证方式：邮箱
IP归属地：0

个人简介

暂未填写
笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的