本帖最后由 justinpiggy 于 2014-3-24 14:44 编辑
理论上应该是一样的，但是你自己连接，时钟连线长度不一样，质量也可能不一样，各种相移和抖动，同步采样ADC将多个ADC或者采样保持放在一起，优化了时钟走线和抖动，占PCB面积也更小，适合产品。
当然我认为1MSps级别的应该不需要太在意这个问题，可以用多个ADC来代替同步采样ADC
我觉得用FPGA产生个时钟驱动全部ADC，然后读取时候直接同时读取就OK的吧，ADC_CLK一次采样一下，然后读出。
理论上应该是一样的，但是你自己连接，时钟连线长度不一样，质量也可能不一样，各种相移和抖动，同步采样ADC将多个ADC或者采样保持放在一起，优化了时钟走线和抖动，占PCB面积也更小，适合产品。
当然我认为1MSps级别的应该不需要太在意这个问题，可以用多个ADC来代替同步采样ADC
我觉得用FPGA产生个时钟驱动全部ADC，然后读取时候直接同时读取就OK的吧，ADC_CLK一次采样一下，然后读出。