12年0个月前IP:湖北
735691
17楼
引用 乖乖乖:
输出为嘛要上拉,不明白
像MCU,FPGA,CPLD这些其实在工作时电平时不稳定,我亲测过FPGA的引脚悬空时的情况,不加上拉或下拉电平时未知的,实际用得过程中就会发现很坑爹,当时我搞飞思卡尔时用MK60系列MCU时一队友为了省事,把判断起跑线的传感器的端口的上拉电阻去了,结果差点被坑死了
评论
文号 / 735691

一表人才
名片发私信
学术分 0
总主题 5 帖总回复 130 楼拥有证书:进士 笔友
注册于 2010/08/13 08:10:23最后登录 2020/04/14 17:03:42
主体类型:个人
所属领域:无
认证方式:邮箱
IP归属地:0

个人简介

暂未填写
笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的