引用 造化为工:看了几遍才理解，开始以为您的图是4355的。
鉴相频率26MHz，因为TCXO就用的这个频率的。4350的指标比较普通，最高鉴相频率只有到32MHz。200MHz鉴相频率？貌似5355也到不了吧，你是说输出频率吗？虽然没测，不过相信符合分频比和相噪提升的线性关系。
这个不是ADI的评...
关于鉴相频率，我记错了，4355最高允许125MHz。
现在新出来的PLL都允许比较高的鉴相频率。如果鉴相频率低，相对相位误差就小，会增加近端相噪在参考基础上的附加劣化，同时还会导致环路带宽的可选范围缩小。所以提高鉴相频率在某些情况下有可能改善输出相噪。另外对于这些集成VCO的芯片，VCO指标通常十分抱歉，所以环路应该适当选宽一点，不过也要考虑宽的环路容易受干扰。