Toggle navigation
科创
{{ getSearchSuggestionLabel(suggestion) }}
{{ part.text }}
查看更多
登录
 
注册
电波
论坛
专栏
应用
登录
注册
{{ getSearchSuggestionLabel(suggestion) }}
{{ part.text }}
查看更多
论坛
>
电子信息
>
无线电
>
软件无线电
发表于《
(画大饼)如果打算自己做SDR接收机器的话,如何选择ADC
》
iSee
8年11个月前
修改于 8年11个月前
IP:江苏
841636
18楼
50M以上我一般是用双片或多片ADC通过FPGA分时并行处理,上升沿读一个芯片的数据,下降沿反相后读另一个芯片数据,或用同步异相时钟轮流读几个芯片,内部用FIFO缓冲,8个50M芯片就能上400M采样速率。只要Vref共用一个参考源,输入信号尽量满幅,布线再注意一些,误差不大。这样做性价比较高,几百兆都可以依此处理。
加载全文
评论
0
文号 / 841636
十步芳草
名片
发私信
学术分 0
总主题 3 帖
总回复 146 楼
拥有证书:进士 机友
注册于 2017/10/26 15:51:00
最后登录 2021/08/22 13:34:16
主体类型:个人
所属领域:无
认证方式:手机号
IP归属地:浙江
个人简介
暂未填写
笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
编辑
删除
{{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
保存
取消
我也是有底线的
保存中...
保存