论坛>计算机科学>计算机电子学
发表于《[科创文物翻新计划]基于Verilog，指令集扩展的KC-LS1u处理器SoC实现（长期填坑）》
Xiaoyu_hong作者
5年9个月前IP:江苏
890298
7楼

昨日进展：验证了cache的自动填充，Cache/总线状态机基本正确

cachefill_start.png

可见处理器被置等待外设状态，状态机从总线RAM中读入数据装填入Cache RAM

cachefill_complete.png

Cache Entry装填完成，放开外设忙状态，CPU开始跑

cache_refill.png

当跳转后发生缺页（line_miss=1），重新装填Cache RAM，同时替换Cache Tag（refill_tag）

 综上，该Cache工作基本正确，在单次读写上似乎还有Bug


评论
文号 / 890298
Xiaoyu_hong
百炼成钢
名片专栏发私信
学术分 1
总主题 14 帖总回复 258 楼拥有证书：进士 学者 机友 笔友
注册于 2011/10/15 18:08:14最后登录 2026/08/13 14:47:57
主体类型：个人
所属领域：无
认证方式：手机号
IP归属地：0

个人简介

Surfing Lithium

笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的