论坛>计算机科学>计算机电子学
发表于《[科创文物翻新计划]基于Verilog，指令集扩展的KC-LS1u处理器SoC实现（长期填坑）》
Xiaoyu_hong作者
5年9个月前修改于 5年9个月前IP:江苏
890845
8楼

今日进展：

Burst_XTNL.jpg

验证了从片外同步前端总线以同步/异步模式连续读取指令流的正确性

BURST_ASYNC.jpg

验证了片内控制/外设，片内功能基本正常

MIN_verify_halfway.png

完成了片内MMU的设计，核心现已支持32bit扩展寻址

这个设计现在基本榨干了GW1N-1这个芯片的全部LUT资源

UTIL.jpg

为了完成新增功能，修复debug过程中出现的1919个bug，从核心到外设，现已新增114514个粪设计


评论
2
文号 / 890845
Xiaoyu_hong
百炼成钢
名片专栏发私信
学术分 1
总主题 14 帖总回复 258 楼拥有证书：进士 学者 机友 笔友
注册于 2011/10/15 18:08:14最后登录 2026/08/13 14:47:57
主体类型：个人
所属领域：无
认证方式：手机号
IP归属地：0

个人简介

Surfing Lithium

笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的