论坛>计算机科学>计算机电子学
发表于《DSP器件已经事实上被淘汰》
warmonkey作者
3年8个月前IP:广东
917492
17楼
引用量子隧道发表于16楼的内容
好的，多谢推荐。这个CPLD/FPGA，如果内部逻辑，触发器到触发器之间的计算深度控制得比较小（比如说，不大于两个16bit数相加），主频和IO频率大致能飙到多高？我希望能尽量高到几百MHz的，越高越...

用高速SERDES, PIPE INTERFACE可以发自定义序列

LVDS一般的FPGA能到700M以上, ZYNQ系列应该是1GHz起

评论
2
文号 / 917492
warmonkey
万流景仰
名片发私信
学术分 12
总主题 379 帖总回复 8283 楼拥有证书：进士 学者 机友
注册于 2008/10/11 20:04:00最后登录 2026/10/12 22:44:46
主体类型：个人
所属领域：无
认证方式：手机号
IP归属地：0

个人简介

Cubesat

笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的