又看了看,楼主的实验应该没有这个问题。我之所以有此疑问,是因为看到了电路图里尾电流源是1.2mA,每臂0.6mA,而漏极电阻才1k,想来漏极电压应该挺高。但是楼主强调了电路参数不对,同时又有强调FET...
楼主可以看看这篇文章里ADI做jfet输入放大器时采用的调整Vos的方法。其采用了数字电位器,避免了碳膜电位器的噪音(碳膜机械电刷式电位器,无论噪音还是漂移都是惨不忍睹的)。又用了三管源极电流源偏置,隔离了数字电位器的高电容,避免电位器寄生电容影响放大器频率响应。
又看了看,楼主的实验应该没有这个问题。我之所以有此疑问,是因为看到了电路图里尾电流源是1.2mA,每臂0.6mA,而漏极电阻才1k,想来漏极电压应该挺高。但是楼主强调了电路参数不对,同时又有强调FET...
楼主可以看看这篇文章里ADI做jfet输入放大器时采用的调整Vos的方法。其采用了数字电位器,避免了碳膜电位器的噪音(碳膜机械电刷式电位器,无论噪音还是漂移都是惨不忍睹的)。又用了三管源极电流源偏置,隔离了数字电位器的高电容,避免电位器寄生电容影响放大器频率响应。