我的计划是这样的。
我需要开发一个无线干扰机，工作的频率范围是：3-18ghz,瞬时带宽是：1.5Ghz
可以通过上位机来设置频率范围，信号功率大小。
上面是核心指标。
具体实现，有多种方案，看后文。我使用下面一些核心的芯片。
频率源使用的是：lmx2595 这款芯片支持 65Mhz-20ghz的频率范围，并且支持扫频（这不是重点，只是附加功能）。
混频器有多个选择，这里选 LTC5553，性能足够。
下面是重点了。
一种是使用频率源 + DDS
DDS芯片是AD9915，价格合适，并且支持最高1.4GHz的频率捷变，用来实现扫频，及大范围频率干扰。
如果要干扰高达1ghz的频段范围的压制性干扰，这种方案刚好够用，而且价格不贵。
性能方面，主要是AD9915能够在1秒内，实现高达1GHz范围的扫频，扫频的间隔和斜率，只需要配置好芯片的寄存器即可
第二种是使用频率源 + RF DAC
DAC使用ADI的AD9161，支持多大100个载波，最小载波和最大载波的范围达到1.7GHz，RF频率直接DC到6ghz，指标足够。
下面是DAC的指标描述：
AD9161是一款高性能11位数模转换器(DAC)，支持最高达6 GSPS的数据速率。DAC内核基于一个四通道开关结构配合2倍插值滤波器，使DAC的有效更新速率在某些模式下高达12 GSPS。高动态范围和带宽使这些DAC非常适合最苛刻的高速射频(RF)DAC应用。
在基带模式下，元件的宽带宽能力和高动态范围相结合，在最小两个载波至最大1.794 GHz的满量程频谱范围内可支持DOCSIS 3.1电缆基础设施兼容性。2倍插值滤波器(FIR85)使AD9161/AD9162针对较低数据速率和转换器时钟进行配置，可降低系统总体功耗和滤波要求。在Mix-Mode™ 操作模式中，AD9161/ AD9162可在高达7.5 GHz的二阶和三阶奈奎斯特区内重构RF载波，同时仍保持出色的动态范围。输出电流可以在8 mA至38.76 mA范围内进行编程。AD9161/AD9162数据接口由最多八个JESD204B串行器/解串器(SERDES)通道组成，可对其通道速度和通道数进行编程，从而实现应用灵活性。
串行外设接口(SPI)可配置AD9161并监控所有寄存器的状态。
核心的控制单元是FPGA，使用kintex-7，最低型号是160T，淘宝有现成的核心板，价格2k以内，有足够的GTx接口和速度来传输随机干扰数据。
最后的核心问题是，使用什么方式来达到前文的核心指标。
lmx2595有两路输出信号，相当于有两个频率源。
现在可以使用两个DDS或者两个DAC来实现更大的瞬时带宽和更大的干扰频率范围。
具体如何实现，希望看到的坛友给个自己的想法，我这边更倾向于使用DAC来实现核心指标。
lmx2595的核心电路比较简单，在2.5cm X 2.5cm的空间内可以实现完整的电路。
可用电路中2595的datasheet中有提供。
FPGA的核心板淘宝有现成的，其中包含了内存，调试接口，USB接口，高速数据接口等等。
ADI的混频器是无源的，只需要PCB设计好，杂散应该不会太大。
最后要解决的问题是，DDS和DAC的选型，如何选，以及如何搭配来实现更好的指标
现在市面上没有太多可用的高宽带的无线信号源，所以我决定做一个，如果坛友有兴趣参与，当然最好了。
具体到PCB设计和制作，由我花时间和花钱。
希望看到更多的回复
引用GiroPetrenko发表于50楼的内容歪个楼。如果楼主即想要便宜，又想要带宽大噪声的噪声源，为何不试试这个？[图片][图片]FZ-11 和 FZ-12都是插波导的。如果楼主真的给神秘的部门提供，应该可以订新的吧。
我是个屁，还给神秘部门做事。神秘部门不缺钱和人，不会到论坛来扯蛋。
听到什么军*方或者某部门，都是些鸡巴大的事，哪有什么大神在民间？
看来科创的很多人被人有针对性地怼过，或者是被忽悠惨了。
话归正题。
noisewave的噪音二极管有特定频段的，如4~8GHz频段的，8~12GHz频段的，1千2一个管子
关键是，这样的管子加上放大器，能不能将所在频段内的信号干扰掉，一下覆盖4GHz宽的频段？
会不会被雷达过滤掉，就是这个问题，没有其他的了。
这种噪声管的原理应该就是（很烫的）热噪声，所以带宽不小。楼主买一只试试不久知道了？
被淘汰的原因也是显而易见的：很大的电功率和体积。
也别小看这种管子的价格。70年代的零售价是50rmb，恐怕是一家子的月收入了。
报个最新进展，LTC5553的板子在立创下单了。板子的pcb使用ADI官网的文件。相比成品验证板，便宜不少。
但是板子改动不多，使用和官方相同的元件，成本还是很高的。
官方验证板在用料上确实是下来血本的，从高频接头到电源针都是高端货，价格真的是伤不起。即使自己做，价格也只能做到官方本的一半，而且性能可能还不及官方版。
不过混频器验证板不复杂，可以进一步修改来降低价格
射频功率放大器也是采用ADI的芯片，2W的功率，更高功率的芯片，官方没有验证板，也没有文件，即使有，也需要配套的电源电路。所以我先用2W的芯片把试验做起来。
立创的PCB到了
对于IF，ltc5553支持500M～9G，LTC5552支持DC～6G，LTC5552更加合适。
板子肯定没罗杰斯板子好。
我先用噪音源试试，看频率范围和功率密度怎么样。
噪音源平坦度还是挺好的，我用多个放大器把信号放大再混频，后面会买个2W的宽带功率放大器，10米范围的干扰压制应该不是问题。
说个无关的，昨天晚上找出来一个继电器，自激着玩，发现对手机网络有干扰作用，大约1.5m以内就连不上WiFi了，并且这个的功率并不大，才0.33W...挺意外的
测试了噪音源，用2W的放大器，但是信号强度不太理想。就是功率密度不行，2w的放大器，在6~7米远的地方连收音机都干扰不了。效果还不及hackrf的最大发射功率。
在频谱上看，是有很大的频段输出，但是功率是呈波浪形的，并不连续。
应该需要在2W放大器的前一级加几个功放才行。
即使噪音源有用，作用范围也是小到2米以内。要有10米的屏蔽半径，还是要用RF DAC才行，
引用wzh19940105发表于58楼的内容你放大器的增益不太够吧。。。2W只是功率 当你输入不够大输出不会有2W的
是有这个问题，我自己做个了4级放大器，但是有些问题，功率放大器好像不能多级串联的吧。
数量超过4个了就有问题，放大效果还不及2级串联
引用wzh19940105发表于58楼的内容你放大器的增益不太够吧。。。2W只是功率 当你输入不够大输出不会有2W的
我做了PCB，相当于4个放大器，但是有些问题，好像不能这么做。看图，还有我可爱的logo
引用1176764177发表于61楼的内容pa什么型号？二极管噪声源多少超噪比？你确定这么多放大器直接不屏蔽串起来不自激？而且你这是4层pcb？
PA是SBB5089Z，二极管噪音源是在淘宝买的，
引用1176764177发表于61楼的内容pa什么型号？二极管噪声源多少超噪比？你确定这么多放大器直接不屏蔽串起来不自激？而且你这是4层pcb？
4层的PCB，免费的，即使收费，也只有 30元。
对于这个放大器，你有什么好的想法吗？？
我图中的电路有什么问题呢？
引用1176764177发表于64楼的内容如果噪声源总功率输出能达到0dbm的话一颗5089就接近P1db了 2颗就应该已经饱和了。再多是没用的。而且这个管子最多只有100多mW的输出功率你可能还需要设计一个大pa才能出来功率
是需要换一个放大芯片，不需要很宽的频段，只针对关键频段进行放大。
这个5089放大后，信号不是很平坦。
不过这个芯片2个串在一起，效果还是不错的，强过1个。我板子上就有一路是2个串在一起。
如果要把多个5089串成一路，是不是应该把T型旁路的电流减小呢？？
这样是不是既可以增大小信号，又不至于高于P1db？
我还买了几个AVA-18A+，也是这么串起来的，也不知道有没有问题，PCB还没有到手。
引用wzh19940105发表于65楼的内容我觉得 是不是搞清楚功率和功率密度再来聊比较好。。
应该是放大器的问题，频率小于100MHz就没有放大效果，明显比100MHz以上的信号强度低。
噪音源直接输出的频谱
放大器放大之后的图
还是放大器的问题，对100MHz以下的信号效果不好
引用wzh19940105发表于68楼的内容首先看你的PCB不像是做过阻抗匹配其次，你参考评估板的话Cb的值是68pF，这个值对100MHz左右的阻抗已经在20+了
没有做阻抗匹配给嘉立创的时候，没有管阻抗的问题。是按照评估板来设计的电路。
我是不是需要调整电容的值来解决多个放大器串在一起的问题？
我电路需要怎么改呢？？
引用wzh19940105发表于68楼的内容首先看你的PCB不像是做过阻抗匹配其次，你参考评估板的话Cb的值是68pF，这个值对100MHz左右的阻抗已经在20+了
其实我还做了一个电路，也是参考评估板，用的是AVA-183A+，也是一样串在一起，不知道会有什么问题。
PCB还在工厂加工，过个几天就到了，到时候测试了再说。
引用wzh19940105发表于71楼的内容您这样需要先去学习一下射频电路相关知识，不是一两句能说的清的
有些东西还不是太会计算。后面的板子都会算好射频网络的阻抗。因为之前看到有坛友设计的SDR没有做阻抗，所以我也就偷了个懒，没有做。
是还要加深射频相关的知识，关于线路匹配还有很多不太懂。您尽管说关键的，稍微给点线索，我都会去找资料完善相关的知识。我的很多步骤都是根据坛友的提示，组件逐渐调整的。
任何小小的提示都是很有价值的，不然不知道如何下手。
我现在到下一步了，之前是准备自己做板子，但是太复杂，就不基于核心板来做扩展板了。
我在淘宝定了比较小的FPGA开发板，长宽10cm*12cm，有FMC-HPC接口，能很好地支持ADI的评估板。完全可以代替ADS7-V2EBZ 。
我会开新帖子讨论下一步要做什么
用个超小规模的FPGA或CPLD，做几个伪随机码发生器，每个占用资源大概是几十个寄存器，产生的NRZ伪随机码流，基本上在 时钟频率/2 以下是白且随机的。把这样的信号通过管脚输出出去，然后相加或混频都行，或者输出之前先合成再通过
DAC输出出去，或占用几个数字管脚自己在PCB上搭个简单的DAC/信号合成，随便怎么来，生成的噪音很白很随机。
