论坛>电子信息>电子技术>嵌入式
发表于《FPGA学习日记（持续更新）》
小俊
15年11个月前IP:未同步
277420
16楼
实际上用FPGA设计的几乎都是时序逻辑占主导的。我自己用FPGA设计的话，遇到稍复杂的组合逻辑，一般都要拆成几部分做pipeline，不然propagation delay太长，fmax跑不高的。
评论
文号 / 277420
小俊
盖世豪杰
名片发私信
学术分 47
总主题 71 帖总回复 1158 楼拥有证书：进士 学者 机友 笔友
注册于 2006/12/29 13:30:16最后登录 2026/08/08 14:52:19
主体类型：个人
所属领域：无
认证方式：手机号
IP归属地：0

个人简介

暂未填写
笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的