用两片CD4046作全桥移相ZVS!（续篇）

14年4个月前IP:未同步

444060

7楼

这图发现你的比较器延迟（查手册得393延迟为90ns）造成重合处有轻微移相
如果把393的另外一组接成过0比较将主PLL的VCO输出人为延迟一下，可以基本抵消掉这个相移
如果还不能完全消除的话，避免共态，后面应该再加一级死区发生器

再次赞！

文号 / 444060

ehco

盖世豪杰

名片发私信
学术分 41
总主题 117 帖总回复 1644 楼拥有证书：老干部进士学者机友笔友
注册于 2007/07/11 20:24:00最后登录 2026/10/23 11:35:52

主体类型：个人

所属领域：无

认证方式：手机号

IP归属地：0

个人简介

撸起袖子加油干！

笔记

{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}

编辑
删除
{{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}

我也是有底线的