回 42楼(坚持and突破) 的帖子
1.我取样用的是磁环互感器
2.我最新版用的CPLD做的ADPLL+DDS方式锁频，所以相位补偿等全采用了数字逻辑，并非正弦波比较电路。与本贴楼主位图不是一路货色。
3.之前这个电路的试验中，我并未发现削顶的现象，用的外径30mm的铁氧体磁环，多股漆包线绕100T，如果削顶，应该考虑互感器输出的I-U转换电阻是否匹配，因为过高的输入峰值会在比较器中被钳位。
2.我最新版用的CPLD做的ADPLL+DDS方式锁频，所以相位补偿等全采用了数字逻辑，并非正弦波比较电路。与本贴楼主位图不是一路货色。
3.之前这个电路的试验中，我并未发现削顶的现象，用的外径30mm的铁氧体磁环，多股漆包线绕100T，如果削顶，应该考虑互感器输出的I-U转换电阻是否匹配，因为过高的输入峰值会在比较器中被钳位。