引用 虎哥:
现在知道了，我看的是这一篇，同一个人的最新版作品：XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
这个是主流方案（单通道接收机除外）……

哦，这位作者也转向电阻桥了。看来我当初的担忧是有道理的：）
我还是较看重低频的测量精度的。我当时仿真了传输线耦合器，发现低频信号损失30dB。所以没用。
昨晚高频的问题原因找到了。是因为我在驱动PLL时，PLL的VCO bank，我配置成让PLL自动选择VCO bank。这样即使每次测同一个频点，VCO也有可能选择不同的VCO bank。而不同的VCO bank的输出功率略有差别。3-6GHz没有经过分频就输出了，VCO功率的改变直接就体现在PLL的输出上，导致测试噪音增大。
改成手动选择后，粗测测试50欧姆电阻的S11，能保证在-50dB附近或更低了。
我这几天考虑一个手动选择（驱动程序选择）的算法。