引用 虎哥:
这个方法还是比较科学的。我们是二次变频方案，没发现有问题。一个周期采几个点，只要符合采样定理就不是问题，理论上影响不大的，实际影响也不大。毕竟不是一个周期就出结果，随机抖动的影响有限。关于S11本底噪……

我是做完SOL三项校准后，测试50欧姆电阻（其实就是SOL里边的L）的反射S11，低频-60-70db；高频-50多dB。这应该算是底噪测试？还是定向性测试？
我试过更改PLL配置，让中频偏离2.5MHz，测得的反射通道本底大概是万分之一(16bit整型数的LSB跳动1，2左右)，也即-80dB。这才是接收机底噪吧？
关于这两个概念，我是边学边做VNA，不太了解相关概念，以你的说法为准。
这是昨晚把PLL bank固定下来的结果，还没调射频功率。不知继续调整下去还能否改善。我的ADC才10bit，不期望能达到80dB。
DIY VNA纯是一个坑。我每天白天上班，晚上带小孩，就睡觉前能鼓捣一小会。被搞得筋疲力竭。一把老骨头了，很考验体力。
另外，老虎兄弟，你有没有关于校准方面的网上信息，能否共享一下？我推导了双端口，单向测量（1发，1，2收）的校准方程。1发1收感觉问题不大，1发2收我还不确定自己理解和推导的是否正确。