楼主提出的这个方法最突出的本质就是逐位的进行ack，算得上一点巧妙的地方就是ack线同时也是数据线，节省了几个信号。

然后来看一下为什么现代通信物理层几乎没有使用逐位的ack的设计，最浅显的原因显然是overhead太大了，使用ack/nak来机制来保证传输可靠性的协议很多，而ack的间隔越短效率就越低，所以各种通信协议都是尽量增大ack的间隔，比如TCP/IP协议里就有cumulative ack的机制。一般的通信协议ack最小的粒度也是1byte，相比之下1bit的粒度的overhead显得难以接受了；

更深层的一个原因和楼主希望实现的“不需要进行时钟同步”的目标有关系。实际上UART或者USB的收发两端的phy时钟还是同步的，他们被称为异步只是因为没有时钟信号线而已。而这种同步的需求的根源是现代数字电路的同步本性，所有的动作在最底层都是被时钟信号同步的，异步只发生在更高层次的逻辑抽象里。我们来看一下楼主提出的这个协议里同步是怎么被抽象掉的：

注意楼主写的伪码里有

while(Wire1);

这样的语句。这个语句的语义如果用软件实现，那么就是CPU要陷入一段时间的spin wait，要平白地浪费一些时钟周期。假设收发两端的CPU主频一样，那么两端spin  wait的周期在信道上信号稳定的时候就会是一致的——同步又出现了。如果语句的语义是硬件实现，那么phy的实现就要以一个固定的采样率采样线上的信号，假设两端的采样率是一样的，每次传输经历的采样时钟数在两端也会是一致的，所以本质上还是同步的。

但比起两端先通过预定的时钟进行通信或者通过preamble进行时钟同步进行通信的协议，楼主的协议还存在一个劣势：对于软件实现，劣势上面已经说明过了，spin wait是浪费CPU周期的；对于硬件实现而言，采样周期设定得太长会降低通信效率，设定得太短又会增大能耗，相比之下时钟频率已知的物理层实现可以通过硬件分频来保证工作频率恰好满足采样频率的要求，从而降低功耗。

“吾尝终日而思矣，不如须臾之所学也。”楼主爱思考是好事，思考之后立马付诸实践的行动力也值得赞叹，但如果在此之前已经对数字电路的实现原理以及各种通讯协议更底层的了解，就可以节省下这样“瞎想想”的精力以投入在更有意义的事务上，顺便多保住一些头发（雾

（编辑了一些typo