不要强行套用不正确的概念，非常容易误导新手。

楼主的设计是一种无时钟方案，属于典型的异步通信。根本不是什么“本质上还是同步的”。这个结构更类似RS触发器，两根线对应Set/Reset，复用数据线作为应答。

在cpu上采用自旋锁实现，并不是一个很明显的劣势，楼主也可以做中断方式实现。因为嵌入式环境是非常多样和复杂的，这样的协议有它独特的优势。没有严格的时序要求，面对各种厂家各种器件混用的环境，就是一个极大的优势。

如果采用硬件实现，也不像你说的需要固定的采样时钟，完全可以做成全异步的。使用RS触发器接收，逻辑门应答，由于无需时钟功耗能降到最低。

“现代数字电路的同步本性”不知道是谁凭空发明的概念。应当说是由于eda工具的限制，绝大部分设计会做成同步的，并不等于必须这么做。

低功耗或者极高频率，传统的同步逻辑已经走不通了，得考虑异步逻辑。