廉价的SDR实现
       之前一直想买个性能好一点的SDR平台,但是苦于价格都太高,就萌生了自己做个成本比较低的SDR平台的想法,但一直没有动手。直到前个星期,我用电视棒改装收中,短波段时把I通道的一个电容的焊盘给捅掉了,虽然最后救了回来,但还是下定决心布一块自己的SDR平台。
        方案如下:
        1.使用DAC904作为DAC,使用了两片,可以出两路正交的信号方便以后覆盖更高的频率。
        2.使用AD9218作为ADC,因为有两路,一路采R820T2,一路引出来直接采样。(原来我用电视棒的时候一直以为R820T2是零中频结构的,后来改装的时候发现是超外差结构的,只使用了rtl2832的I通道,Q通道没有使用,而且电视棒把Q通道都引了出来,可惜的是捅掉焊盘才发现这点。之后rgwan推荐了一个零中频的RDA5815性能比R820T好多了,但是FM,短波,中波都没覆盖,下次考虑使用模拟开关来切换一下,覆盖更广的频段)
        3.FPGA使用安路的EG4。
        4.USBphy使用USB3320。
        因为我是第一次布跑这么快的板子,毕竟too young,所以这次布的双层板用来测试一下,把坑踩完,有了经验下次再上四层板。
       上个星期把原理图和PCB画了,发到板厂,这个星期到的货。迫不及待的把板子焊了,幸好板子bug不多,没有大面积翻车。之后和rgwan一起调试,用DAC发射了一下FM和AM,效果不错。ADC也测试了下采低速信号, 没有太大问题。因为USB驱动还没有写完并且R820T2的一些外围元件没有到货,这个板子完全性能的测试以后会慢慢发上来。
       之后的软件部分将和rgwan一起调试,有什么进展就发到论坛上来。  😀😀  
来自 无线电电子技术
2018-1-6 11:41:10
永恒之桔(作者)
1楼
SDR2.PNG

SDR3.PNG

IMG_20180106_102043.jpg

折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
2楼
IMG_20180105_221735.jpg

折叠评论
加载评论中,请稍候...
折叠评论
3楼
昨天发射了一下喜闻乐见的丰收锣鼓(FM/AM),效果还是不错的(

因为USB的协议栈相对比较费事,快考试了没时间写。所以直接拿高速ADC直采的B通道采样音频,然后调制。65MSPS采音频有点大炮打蚊子了2333333

[修改于 2 年前 - 2018-01-06 12:00:43]

折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
4楼
引用 rgwan:
昨天发射了一下喜闻乐见的丰收锣鼓(FM/AM),效果还是不错的(
盖一下成都这多得一比的买药台😈
折叠评论
加载评论中,请稍候...
折叠评论
5楼
盖台作案现场系列(

[修改于 1 年前 - 2018-09-22 18:19:03]

折叠评论
加载评论中,请稍候...
折叠评论
6楼
求资料
我也山寨一个
折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
7楼
引用 liccil:
求资料
我也山寨一个
这是试水的版本,以后调试好了的版本会发出来
折叠评论
加载评论中,请稍候...
折叠评论
8楼
哇支持。射频走线上没必要上锡吧,上锡之后厚度增加特征阻抗会降低
折叠评论
加载评论中,请稍候...
折叠评论
9楼
先支持一个。。。
不过AD9218这么高速的东东配只有8MHz带宽的R820T2。。
还有DAC单独用两片的话同步好弄么
折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
10楼
引用 bg8npk:
哇支持。射频走线上没必要上锡吧,上锡之后厚度增加特征阻抗会降低
嗯,
以后我要注意下这个问题😁
折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
11楼
引用 radio:
先支持一个。。。
不过AD9218这么高速的东东配只有8MHz带宽的R820T2。。
还有DAC单独用两片的话同步好弄么
r820t性能确实不大行,所以改进的话准备使用rda5815。dac的话现在发现了个AD9122可以使用
折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
12楼
引用 radio:
先支持一个。。。
不过AD9218这么高速的东东配只有8MHz带宽的R820T2。。
还有DAC单独用两片的话同步好弄么
寒假的时候会测一测两片dac效果如何,如果效果实在很糟糕多半就要换一下方案咯😳
折叠评论
加载评论中,请稍候...
折叠评论
2018-01-07 00:07:39
13楼
支持。还是要在尽量靠近ADC的地方放置抗混叠滤波器,以便尽可能把板上干扰拦截在ADC之前。
驱动已经写好了吗,如何把数据弄到SDR软件的?建议把帖子重点放在软件方面。

[修改于 2 年前 - 2018-01-07 00:07:50]

折叠评论
加载评论中,请稍候...
折叠评论
14楼
刚才看了一下 是直接用高速ADC采集了音频 然后FPGA调频 DAC发射?
我也对数据怎么搞进SDR#比较感兴趣
折叠评论
加载评论中,请稍候...
折叠评论
15楼
引用 liccil:
刚才看了一下 是直接用高速ADC采集了音频 然后FPGA调频 DAC发射?
我也对数据怎么搞进SDR#比较感兴趣
打算写完USB逻辑以后先模拟成电视棒凑合一下。后面用WinUSB驱动走bulk传输。
折叠评论
加载评论中,请稍候...
折叠评论
16楼
引用 虎哥:
支持。还是要在尽量靠近ADC的地方放置抗混叠滤波器,以便尽可能把板上干扰拦截在ADC之前。
驱动已经写好了吗,如何把数据弄到SDR软件的?建议把帖子重点放在软件方面。
考虑到还可能欠采样,所以我是希望能够更换滤波器的,不过永恒之桔的想法我就不知道了。adc输入阻抗单端50欧,我是想lna和滤波器都可以更换来着。

另外,驱动好办。linux libusb嘛,win就用winusb。简单免费。走bulk传输或者iso传输。等我考完很快就能做好。软件适配的话,先模拟成电视棒凑合一下,然后给GNU Radio做支持嘛,差不多就这样的方针。

另外USB2.0HS太慢了,打算反工个U盘的固件看看有没有可能把U盘芯片改制成USB3.0 FIFO。
折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
17楼
引用 虎哥:
支持。还是要在尽量靠近ADC的地方放置抗混叠滤波器,以便尽可能把板上干扰拦截在ADC之前。
驱动已经写好了吗,如何把数据弄到SDR软件的?建议把帖子重点放在软件方面。
确实应该有抗混叠的滤波器,之前我用电视棒收短波时就混叠了一大堆高频段的东西下来。只不过这块板子我想要灵活性强一点,就直接把通道引出来,滤波器就重新做板设计外接,只不过这样肯定会掉性能。这一板试试水,下一板肯定就不会这样。驱动的话正在捣鼓,寒假会发进展上来( 临近期末考试比较尴尬😓)后期重点会放在软件上面😀

[修改于 2 年前 - 2018-01-07 10:01:47]

折叠评论
加载评论中,请稍候...
折叠评论
永恒之桔(作者)
18楼
引用 liccil:
刚才看了一下 是直接用高速ADC采集了音频 然后FPGA调频 DAC发射?
我也对数据怎么搞进SDR#比较感兴趣
采音频是测试一下ADC部分正常不,顺便用DAC发射一下。数据的话用USB,现在正在把USB给驱起来。后面会把软件的进展也发上来

[修改于 2 年前 - 2018-01-07 10:03:26]

折叠评论
加载评论中,请稍候...
折叠评论
19楼
学着usrp用千兆或者万兆网
折叠评论
加载评论中,请稍候...
折叠评论
2018-01-08 20:00:35
永恒之桔(作者)
20楼
引用 warmonkey:
学着usrp用千兆或者万兆网
开始考虑过千兆以太网,因为FPGA的io数量和电平原因没有用,只不过用BGA封装的FPGA时候就好上以太网了😀
折叠评论
加载评论中,请稍候...
折叠评论
21楼
安路的FPGA好用不 淘宝问了下人家不卖我
折叠评论
加载评论中,请稍候...
折叠评论
22楼
用FT600或者FT601这个FIFO转USB3.0怎么样?
折叠评论
加载评论中,请稍候...
折叠评论
2018-01-09 07:57:13
23楼
引用 liccil:
安路的FPGA好用不 淘宝问了下人家不卖我
请移步立创商城

[修改于 2 年前 - 2018-01-09 07:57:31]

折叠评论
加载评论中,请稍候...
折叠评论
24楼
引用 rpg-7:
用FT600或者FT601这个FIFO转USB3.0怎么样?
FTDI的接口芯片都太贵了。。。
折叠评论
加载评论中,请稍候...
折叠评论
25楼
引用 liccil:
安路的FPGA好用不 淘宝问了下人家不卖我
可以移步立创商城。软件这里分发可以找FAE QQ 2880244610 2851418035
折叠评论
加载评论中,请稍候...
折叠评论
26楼
引用 radio:
先支持一个。。。
不过AD9218这么高速的东东配只有8MHz带宽的R820T2。。
还有DAC单独用两片的话同步好弄么
这DAC孔径抖动几十fs吧。只要时钟和输出线等长了,同步应当是可以的。不过应该不如双路DAC芯片,比如AD9122同步效果好。
折叠评论
加载评论中,请稍候...
折叠评论
2018-04-23 09:19:41
2018-4-23 09:19:41
28楼
接收的话,连接到PC上,得想想办法,Cypress 的USB phy芯片真是一大坑,FIFO小得可怜,好奇的是这么烂的芯片被用了那么多年。推荐的方法是用正品的FT系列的高速USB串口或者网口Phy甚至高速WiFi模块(这个还省连接线),这样能节省不少主机端的工作

对接HDSDR要自己编写extio.dll,对接一个tune的函数接收发下来的频率,在把I Q采样的数据发上去即可,要注意 I Q数据是 I Q I Q....这样的格式的,这样基本就可以在Win系统下接收了,sdrsharp好像没法对接
折叠评论
加载评论中,请稍候...
折叠评论
2018-08-29 16:34:33
2018-8-29 16:34:33
29楼

这个项目现在情况如何了,我做了一个DAC904的单通道模块,打算用来合成FT-8的信号,我用的FPGA是Xilinx的,发现用Xilinx的DDS ip合成出来的频率使用这个DAC产生的频率误差有点大, 合成7.022MHZ示波器现实7.021左右,不知道是什么原因

折叠评论
加载评论中,请稍候...
折叠评论
2018-08-30 09:31:56
永恒之桔(作者)
30楼
引用:smith 发表于29 楼的内容:
这个项目现在情况如何了,我做了一个DAC904的单通道模块,打算用来合成FT-8的信号,我用的FPG.....

频率误差大会不会是晶振的原因。用的官方IP的话应该逻辑不会有问题吧。还有不知道你用的示波器怎么样。反正我们学校的实验室的破示波器频率总会差一些。不知道是示波器的原因还是频率本来就差那么多。有机会还是用好一点的频率计测一下吧。

这个项目现在在搞USB,基本上是自己造轮子,加上现在在考研复习,所以进度奇慢。

折叠评论
加载评论中,请稍候...
折叠评论
31楼
引用:永恒之桔 发表于30 楼的内容:
频率误差大会不会是晶振的原因。用的官方IP的话应该逻辑不会有问题吧。还有不知道你用的示波器怎么样。反.....

现在大概确定应该是没有加低通滤波器导致的。不过要改的话,只能外接或者改版了

dac904.png

合成7.076MHz的频率,但是偏差比较大


IMG_20180826_102125.jpg

 

 

[修改于 1 年前 - 2018-08-30 21:18:24]

折叠评论
加载评论中,请稍候...
折叠评论
2018-08-31 11:10:19
永恒之桔(作者)
32楼
引用:smith 发表于31 楼的内容:
现在大概确定应该是没有加低通滤波器导致的。不过要改的话,只能外接或者改版了合成7.076MHz的频率.....

频率确实有偏差。看到这波形。。。忽然想起布线是否等长。。估计这也有点影响。。。。

折叠评论
加载评论中,请稍候...
折叠评论

想参与大家的讨论?现在就 登录 或者 注册

插入资源
全部
图片
视频
音频
附件
全部
未使用
已使用
正在上传
空空如也~
上传中..{{f.progress}}%
处理中..
上传失败,点击重试
{{f.name}}
空空如也~
(视频){{r.oname}}
{{selectedResourcesId.indexOf(r.rid) + 1}}
ID:{{user.uid}}
{{user.username}}
{{user.info.certsName}}
{{user.description}}
{{format("YYYY/MM/DD", user.toc)}}注册,{{fromNow(user.tlv)}}活动
{{submitted?"":"投诉"}}
请选择违规类型:
{{reason.description}}
支持的图片格式:jpg, jpeg, png