用MATLAB的HDL产生功能---FPGA之偷懒
陈辉铭2013/11/13电子技术 IP:四川
今天无意在matlab中尝试了它的HDL产生功能, 我拿FIR滤波器来耍这个功能的;感觉用来学习和熟悉EDA软件还是很适合。以下是操作:

1. 输入fdatool

2. 在弹出界面中可以按照你要设计的指标输入,然后点击design;

3. 点击左下角的其中一个量化的按钮,选择fixed point;

4. Target里面有generate HDL…点击之;

然后自己可以随意探索了,最后反正点击generate即可;

5. 我遇到的问题是如下这个图,当我配置如图所示时再点击generate,会产生如下问题:


当然你不这么配置产生Xilinx的工程也可以,只是只产生HDL代码和测试文件还需要自己导入新建的xilinx ise project,

咱能偷懒就偷懒是吧,这个问题暂时不清楚怎么解决。。但是会继续探索吧。
fdatool.png
2.png
3.png
4.png
5.png
6.png
7.png
来自:电子信息 / 电子技术
5
已屏蔽 原因:{{ notice.reason }}已屏蔽
{{notice.noticeContent}}
~~空空如也
没有夏天
10年7个月前 IP:未同步
653661
我看看这啥玩意
-5
科创币
虎哥
2013-11-13
你的存在对发帖人就是一种打击~~~
引用
评论
加载评论中,请稍候...
200字以内,仅用于支线交流,主线讨论请采用回复功能。
折叠评论
1176764177
10年7个月前 IP:未同步
653686
太高深了
本人目前还在学习stm32
引用
评论
加载评论中,请稍候...
200字以内,仅用于支线交流,主线讨论请采用回复功能。
折叠评论
warmonkey
10年7个月前 IP:未同步
653695
full parallel 做出来规模吓死人
另外不知道生成的代码能不能利用fpga内部的dsp block
引用
评论
加载评论中,请稍候...
200字以内,仅用于支线交流,主线讨论请采用回复功能。
折叠评论
陈辉铭作者
10年7个月前 IP:未同步
653721
warmonkey 发表于 2013-11-13 23:55
full parallel 做出来规模吓死人
另外不知道生成的代码能不能利用fpga内部的dsp block


就靠各位探索了,我初步试了下
引用
评论
加载评论中,请稍候...
200字以内,仅用于支线交流,主线讨论请采用回复功能。
折叠评论

想参与大家的讨论?现在就 登录 或者 注册

所属专业
上级专业
同级专业
陈辉铭
笔友
文章
6
回复
8
学术分
0
2013/08/17注册,6年4个月前活动
暂无简介
主体类型:个人
所属领域:无
认证方式:邮箱
IP归属地:未同步
文件下载
加载中...
{{errorInfo}}
{{downloadWarning}}
你在 {{downloadTime}} 下载过当前文件。
文件名称:{{resource.defaultFile.name}}
下载次数:{{resource.hits}}
上传用户:{{uploader.username}}
所需积分:{{costScores}},{{holdScores}}下载当前附件免费{{description}}
积分不足,去充值
文件已丢失

当前账号的附件下载数量限制如下:
时段 个数
{{f.startingTime}}点 - {{f.endTime}}点 {{f.fileCount}}
视频暂不能访问,请登录试试
仅供内部学术交流或培训使用,请先保存到本地。本内容不代表科创观点,未经原作者同意,请勿转载。
音频暂不能访问,请登录试试
支持的图片格式:jpg, jpeg, png
插入公式
评论控制
加载中...
文号:{{pid}}
投诉或举报
加载中...
{{tip}}
请选择违规类型:
{{reason.type}}

空空如也

加载中...
详情
详情
推送到专栏从专栏移除
设为匿名取消匿名
查看作者
回复
只看作者
加入收藏取消收藏
收藏
取消收藏
折叠回复
置顶取消置顶
评学术分
鼓励
设为精选取消精选
管理提醒
编辑
通过审核
评论控制
退修或删除
历史版本
违规记录
投诉或举报
加入黑名单移除黑名单
查看IP
{{format('YYYY/MM/DD HH:mm:ss', toc)}}