文号
t62621
阅读
5612
回复
5
收藏
4
用MATLAB的HDL产生功能---FPGA之偷懒
2013/11/13
IP:四川
今天无意在matlab中尝试了它的HDL产生功能, 我拿FIR滤波器来耍这个功能的;感觉用来学习和熟悉EDA软件还是很适合。以下是操作:

1. 输入fdatool

2. 在弹出界面中可以按照你要设计的指标输入,然后点击design;

3. 点击左下角的其中一个量化的按钮,选择fixed point;

4. Target里面有generate HDL…点击之;

然后自己可以随意探索了,最后反正点击generate即可;

5. 我遇到的问题是如下这个图,当我配置如图所示时再点击generate,会产生如下问题:


当然你不这么配置产生Xilinx的工程也可以,只是只产生HDL代码和测试文件还需要自己导入新建的xilinx ise project,

咱能偷懒就偷懒是吧,这个问题暂时不清楚怎么解决。。但是会继续探索吧。
fdatool.png
2.png
3.png
4.png
5.png
6.png
7.png
5
13年1个月前IP:未同步
653661
1楼
我看看这啥玩意
-5
科创币
虎哥
2013/11/13
你的存在对发帖人就是一种打击~~~
引用
评论
13年1个月前IP:未同步
653686
2楼
太高深了
本人目前还在学习stm32
引用
评论
13年1个月前IP:未同步
653695
3楼
full parallel 做出来规模吓死人
另外不知道生成的代码能不能利用fpga内部的dsp block
引用
评论
陈辉铭作者
13年1个月前IP:未同步
653721
4楼
warmonkey 发表于 2013-11-13 23:55
full parallel 做出来规模吓死人
另外不知道生成的代码能不能利用fpga内部的dsp block


就靠各位探索了,我初步试了下
引用
评论
笔记
{{note.content}}
{{n.user.username}}
{{fromNow(n.toc)}} {{n.status === noteStatus.disabled ? "已屏蔽" : ""}} {{n.status === noteStatus.unknown ? "正在审核" : ""}} {{n.status === noteStatus.deleted ? '已删除' : ''}}
  • 编辑
  • 删除
  • {{n.status === 'disabled' ? "解除屏蔽" : "屏蔽" }}
我也是有底线的