用74门搭个状态机把可变频率的振荡器产生的信号6分频成3路，每路相隔两个时钟。
要是频率比较高的话就用FPGA。
对占空比没有要求的话就搭个3分频器。
要是频率比较高的话就用FPGA。
对占空比没有要求的话就搭个3分频器。
引用
评论
有谁知道频率可调三路120°相位差方波信号发生电路？
有谁知道频率可控的三路120°相位差方波信号发生电路？网上找的很久都没有找到！环振电路虽然可以产生三相方波，但是频率不可控，有现成的IC但是频率上不去。
引用 radio:FPGA没学过语言，我目前只是数电刚接触，勉强弄懂RS触发器和D触发器，估计FPGA暂时玩不动，FPGA最大的能达到多高的频率？
用74门搭个状态机把可变频率的振荡器产生的信号6分频成3路，每路相隔两个时钟。
要是频率比较高的话就用FPGA。
对占空比没有要求的话就搭个3分频器。
引用
评论
引用 迪纳米斯:你要简单应用，可以用FPGA/CPLD直接画电路。
FPGA没学过语言，我目前只是数电刚接触，勉强弄懂RS触发器和D触发器，估计FPGA暂时玩不动，FPGA最大的能达到多高的频率？
引用
评论
楼主提供的基础信息太少。频率低的话好办得很，单片机三路PWM出来都行。频率高的话用DDS，很多DDS都能多片同步操作。一些多路时钟发生器也可以精确的控制相位差。如果频率继续变高到几百兆以上，需要采用混频法，在中频上做好相位差，然后搬移到高频。
作为一个特例，如果要求方波输出，可以用奇数倍分频法。对于窄带操作，移相器芯片也可以考虑。
作为一个特例，如果要求方波输出，可以用奇数倍分频法。对于窄带操作，移相器芯片也可以考虑。
引用
评论
引用 虎哥:虎哥你好，我这是知识提前储备，所以没有具体参数，只知道大概的性能要求，宽频带，频率连续可调，频率上限2M赫兹，电路结构简单可靠，成本低廉。
楼主提供的基础信息太少。频率低的话好办得很，单片机三路PWM出来都行。频率高的话用DDS，很多DDS都能多片同步操作。一些多路时钟发生器也可以精确的控制相位差。如果频率继续变高到几百兆以上，需要采用混频法，在中频上做好相位差，然后搬移到高频...
数电刚开始学不久，很多不明白的地方，还得慢慢摸索。
@radio 和@ba3ce 和虎哥都提到分频。我看看几种路线，貌似分频最简单，目前找到的VFC芯片最高频率只有6MHz多点，三分频的话刚好可以到2M赫兹，以后可能还想弄更高频率的，就是不知道频率可调的时钟信号怎么获得了。
还有一个问题，我们做的东西，功率比较大，可调频率范围也比较宽的，频率到达射频，也不能完全屏蔽，在频段上面要注意什么？比如频段要在哪个范围？我看了工业科研医疗用的频段，看得我有点晕，发射功率也限制，是不是除了不用授权之外的频段，功率设备都不能用吗？
引用
评论
[quote=虎哥,818797][quote=ba3ce,818796][quote=radio,818791]刚mutisim仿真，用VFC+D触发器分频，3路输出用掉5个D触发器。还有一个剩下的。
太奇怪了，用4013BD就能正常分频，换成74HC273，接线顺序一样，就是加了个非门替代Q5非，D5一直是低电平输出，Q5非一直高电平，D1维持低电平不翻转...........
太奇怪了，用4013BD就能正常分频，换成74HC273，接线顺序一样，就是加了个非门替代Q5非，D5一直是低电平输出，Q5非一直高电平，D1维持低电平不翻转...........
引用
评论
引用 迪纳米斯:到了射频 果断上DDS吧AD9954之类 用逻辑门够呛 而且你确定要射频的方波？
虎哥你好，我这是知识提前储备，所以没有具体参数，只知道大概的性能要求，宽频带，频率连续可调，频率上限2M赫兹，电路结构简单可靠，成本低廉。
数电刚开始学不久，很多不明白的地方，还得慢慢摸索。
@radio 和@ba3ce 和虎哥都提到分...
引用
评论
引用 ehco:嗯，想做个感应耦合等离子，用来驱动MOSFET的， 用逻辑门够呛是怎么回事？是走线寄生电容电感的问题吗？
到了射频 果断上DDS吧AD9954之类 用逻辑门够呛 而且你确定要射频的方波？
引用
评论
引用 ehco:
到了射频 果断上DDS吧AD9954之类 用逻辑门够呛 而且你确定要射频的方波？
...............
看了下时钟和输出，不像是3分频呀，把自己绕糊涂了
.........................用少了一个D触发器 ................
..........................靠！6个D触发器，12分频.....原来5个 10分频...............................
引用
评论
