AD9288+FPGA可以嘛？虎哥加油~~~
引用
评论
几片单通道ADC，用同样的时钟，采样就能保证同步了吗？
本帖最后由 虎哥 于 2014-3-24 03:09 编辑
最近需要同时采集多路信号，频率都在1MHz级别，方案是用多片单通道16位ADC。要求不同ADC的每个采样点在时间上要精确同步（每个之间的最大偶然误差为10ns级别，并且程对称分布），该如何实现呢？
如果两个ADC，只要用同一个时钟驱动就能同步，为何还有专门的同步采样ADC？
另外数据读取这边如何确保就是同步没有错位的呢？
最近需要同时采集多路信号，频率都在1MHz级别，方案是用多片单通道16位ADC。要求不同ADC的每个采样点在时间上要精确同步（每个之间的最大偶然误差为10ns级别，并且程对称分布），该如何实现呢？
如果两个ADC，只要用同一个时钟驱动就能同步，为何还有专门的同步采样ADC？
另外数据读取这边如何确保就是同步没有错位的呢？
本帖最后由 justinpiggy 于 2014-3-24 14:44 编辑
理论上应该是一样的，但是你自己连接，时钟连线长度不一样，质量也可能不一样，各种相移和抖动，同步采样ADC将多个ADC或者采样保持放在一起，优化了时钟走线和抖动，占PCB面积也更小，适合产品。
当然我认为1MSps级别的应该不需要太在意这个问题，可以用多个ADC来代替同步采样ADC
我觉得用FPGA产生个时钟驱动全部ADC，然后读取时候直接同时读取就OK的吧，ADC_CLK一次采样一下，然后读出。
理论上应该是一样的，但是你自己连接，时钟连线长度不一样，质量也可能不一样，各种相移和抖动，同步采样ADC将多个ADC或者采样保持放在一起，优化了时钟走线和抖动，占PCB面积也更小，适合产品。
当然我认为1MSps级别的应该不需要太在意这个问题，可以用多个ADC来代替同步采样ADC
我觉得用FPGA产生个时钟驱动全部ADC，然后读取时候直接同时读取就OK的吧，ADC_CLK一次采样一下，然后读出。
引用
评论
不知道理解的对不对，之前遇到的方案都是，晶振出的时钟，进入时钟管理芯片（或电路），然后分配出多路的时钟信号，该信号直接送给ADC。
高速的ADC通常会有随着数据出来的同步时钟信号。
高速高质量数据采集的情况下，通常ADC的采样时钟不会经过FPGA，因为其相位性能不好。
这里有个框图可以看看
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
高速的ADC通常会有随着数据出来的同步时钟信号。
高速高质量数据采集的情况下，通常ADC的采样时钟不会经过FPGA，因为其相位性能不好。
这里有个框图可以看看
XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
引用
评论