才刚刚写完作业，，，

首先的话没记错的话我的这款微计算机是独立ALU总线的，并没有和龙少一样采用单总线的方式，全部都在总线上运行的话，比较占用总线的通道，例如使用龙少的方法的话。立即数+内部寄存器值需要操作两遍，第一遍是将立即数的数值锁存入ALU的锁存器上，第二步是将寄存器数值锁存入ALU。而在该设计下，直接将所指寄存器的数据与立即数同时载入ALU，可能牺牲了一点价位，但是换回来的是更大的速度提升

第二是我认为龙少的移位设计有点令人想不通，恕本人见识狭窄，并没有看到移位发挥着过大的作用（除了乘除法计算之外，但龙少似乎选择了硬件乘法器的方式），循环移位似乎除了跑流水灯之外没有更好的打算，而所衍生出来的带XX的第X位进行左/右移似乎在设计上存在无用武之地。而在此方面便有着八条不同的移位方案，如果有人有更好的解答，我也希望能够互创互补

第三是貌似存在延时方面的浪费？

课间的时候重新设计了一下完整的alu结构图，手绘的谅解一下吧

@Robot_V1器件延迟的话如果在时序把控的好的情况下是不需要的，并且器件延迟往往是不可控的，我现在要做的就是既把器件延迟“安排”好（在设计是考虑对电路的影响），又不能利用器件延迟

 @虎哥 摊大饼的话自然也是少有的，就算串联下来延迟较大，我也会尽量地协调一下各个引脚输出的延迟，尽量做到同时输出

今晚看来不能做些什么了，就来闲聊一点吧。今天与其他几人讨论了一下，大多数的网站上所说的分开储存器而言对于我来说还是较为含糊的，后来在讨论时声明了我的rom和ram是各用一组pc，共用r1，r2，r3进行变址，而操作数和指令是存放与rom中的，经人一说是哈佛结构，这才放了心，同时，我也纳闷群里几伙计为什么不也采用哈佛结构的，扬言我xx死都不会用哈佛结构，一生只爱冯（怕不是歇后语就是真香）难道哈佛结构条理不是更清晰吗

暂时给为了避免成为打广告的嫌疑，从自己B站专栏上顺手截了几个图供大家图个乐（还真是图个乐，因为之前这结构已经被我抛弃了）

@1211 嗯，大半夜码了这么多字辛苦了，之前因为不知道怎么发图片就直接把链接扔过来了，于是当初帖子就被打回来了，现在想想其实科创做的挺对的，是我太鲁莽了，如果当初没有打回来现在就可能不是这样了吧

讲一下这设计的主要运作过程吧（本人没有学过计算机组成，所以不合理的地方请见谅）：首先由储存器和流水线部分进行取出需要操作的操作数和代码，接下来流水线部分将数据交给解码器，使解码器来控制alu，锁存器和alu总线，总总线，一共三个时钟周期一个机械周期，第一是选中目标寄存器，第二是给数，第三是锁存（貌似计算机的本质就只有赋值和跳转吧）。结束后开始新的一轮，如果碰到跳转语句，则流水线复位，此时内部实现的语句相当于“无”，直到流水线填充完毕就算跳转完成。顺便问一下，如果在手工布线的情况下主频能达到多少，不过也没什么意思了与其能飚到4m，还不如来个2.3333m个数字有意义，毕竟执行效率比较高

由于最近学业繁重且家长禁止我使用手机之后，进度较慢请见谅，用了两个小时整理了一下龙少的帖子，眼花了233

龙少各帖子说明.pdf 211.40KB PDF 360次下载 预览

打错了文档的日期，今天做的变成了13号，，，，（逃）

为了证明我还活着，，最近一只在苦寻一个能够在计数器达到目标值后自动转变为不输出CP（计数）引脚而改为下拉MR'（复位）的电路，虽然我说的有点那啥偏门，但是实际用途确实非常实用的，计数器你总不可能让他满了就直接连接复位吧，毕竟还会有一闪而过的溢出值的，这样的电路能够使得计数器的复位更稳定，（PS：我本来貌似找到了4，5个门就能够达成该要求的电路，但是貌似这个电路一直存在一些问题就懒得搭理了，这个电路也不错，一片4与非门和4或非门加起来也不到一块钱的事，所以就暂时保持现状了～

半夜发图，，、总算是把新的图制作好了，这次主要是把乘除法这方面进行了一个优化，大概预计会新增芯片十多片（寄存器两个，逻辑门若干），目前主要还是之前的错误太多，一时半会讲不过来了，所以，咕咕。这电路其实我本来还可以画详尽一点的，但是考虑到怕你们看不懂，，所以。。（话说这相机怎么这么糊）还有就是电脑可能会在假期后被召回，所以...

@rpg-7 嗯，谢谢指正不过，A和B寄存器直接就是D锁存器，至于下面的buf是缓冲器

顺便说一下我对乘除法的构想吧：

乘法：A寄存器与映射着不停变换的移位寄存器（sft主寄存器，of是溢出寄存器，方便做16位除法）的B寄存器相加，同时乘法移位寄存器RM控制在A寄存器对应bit为0时下拉全体B寄存器输出，最后得到结果

除法：A寄存器不停与映射着不停变换的移位寄存器的B寄存器向比较

如果大于：相减回A寄存器，除法移出寄存器RD移入1

如果小于：RD移入0

最后在RD得到商，A得到余数

至于全加器和异或门的话，我不知道怎么去实现，请多指教～

@rpg-7你可能理解错了，我说的是如何用这两种东西组成乘除法器，我加缓冲器的原因是需要高阻以便全体加排阻上/下拉，我用的是谷歌，并没有用bing和百度。平时搜索ic用的也是datatsheet5，稍微有点脑子的人也知道百度是在“放屁”，另外的话，谢谢你给我提供的这个网站

鸽了这么久定下来了

乘法运算的思路，临时画的不要太介意丑什么的，，

暂时没空诶，手机电脑都被缴了，我自己也没元件，如果想看看的话暂时先看看楼下的话吧

下面是有关该机子时序的像素图，下午足足憋了3个小时才花好....

在网上发现了几本学习微机的好书

Inter汇编语言程序设计.pdf 53.56MB PDF 190次下载 预览

计算机系统组成与体系结构.pdf 36.87MB PDF 198次下载 预览

 小更一下

 由于是趁家人不在拍的，后来才发现有些黑边，望谅解

名义上是初三学生，但实际已经被高中自招走了(选取全县前一百名)，然而上面教育局发通知我们还要进行中考(虽然达到录取线就可以了，但是还是觉得没什么必要)，所以暑假还是要补课。但如果搞这个东西的话应该还是可以的，毕竟现在家长也慢慢开始理解我了，而且高中说我们要培训noi，我本人也想去参加一下电脑制作大赛(全国性质，特别突出有大学保送名额)，logisim的话这个软件我还是觉得是太老套了，毕竟人家开发者也没在维护，另一个在github上面的项目digital是其他人在logisim上面的续作，可以尝试看看。我觉着吧，74机子这种东西真的是一种浪漫，也可以撑得上是一种情怀吧，最起码比fpga等等装在黑盒子里连个灯都看不到(非贬低之意)，74机做出来的成就感无意于吧一堆零零碎碎只能实现单一功能的东西变成一个整体和谐的组织，但是目前高中学业繁重，“单休日”恐怕没什么时间，暑假的话呢我会认真开始将计划变为实践

B寄存器（核心）原理图绘制完成

目前把B寄存器设计好了，并且也已经测试好了

一个138负责选通需要发射的脉冲，这个控制总线称为G，有的是负责配置寄存器的，有的是负责控制寄存器的CP时钟和复位

还有一个类似功能的总线称为E，负责选通芯片的使能，使之输出（亦可作某些芯片的多周期保持操作）

例如写一个芯片：

.......

E指向输出芯片；

G指向输入芯片的load并发射脉冲

E收回，等待其他指令使用；

.......

其实我觉得计算机最基本的就是发射脉冲和条件判别了吧

打开软件：

Digital-0.22.zip 4.53MB ZIP 67次下载

文件：

B.zip 17.91KB ZIP 61次下载

更新历史：

19-7-18

发布电路图B，B'寄存器

19-7-20

改进了B寄存器的电路

合并了B，B'

修复了一些错误，例如74194的结构图错误

B.zip 335.44KB ZIP 58次下载

目前更新了电路（暂不方便发布），制作了一期视频，介绍了目前的进度和它的操作演示，大家有兴趣的可以看看

来迟的文档：

ALU.zip 464.15KB ZIP 49次下载

另：暑假要到期了，可能没时间了

了不起啊，大工程

汇报一下最近的情况：大改了alu的结构并准备画板，验证了sram的可靠性。另外想问一下，为啥储存器的价格差异如此之大，我总感觉自己储存器买贵了，那些便宜又几兆的并行sram和eeprom究竟是否可靠

咱不心急，慢慢画...

ALU''.zip 1.16MB ZIP 61次下载