或
与
{{ forum.displayName }}
{{ forum.displayName }}
全部文章
只看精选
至
匹配程度
发表时间
降序
升序
收起
高级搜索
约找到 141 条结果，耗时 0.231 秒
考虑了很久，我觉定使用较新CPLD/FPGA器件完成原本的功能，这样可以减小体积和结构复杂度，同时门阵列器件可以保证较高的时钟稳定性，这对于PWM系统来讲也是至关重要的。
如果组合逻辑占主导，时序部分很简单，肯定是用CPLD。因为CPLD是乘积项的结构，可以有几十个输入端，做出超级复杂的组合逻辑。而且CPLD的信号传播延迟是确定的，可以跑到很高速度。
俺前几个月又试验成功了基于ARM和CPLD的全数字化感应加热驱动控制真正实现了移相角、死区、大动态范围谐振点自动匹配、数控偏频调功以及各种关键保护苦逼于大功率的淬火变压器一直没时间制作等年后时间充裕点再上细节贴
yanli12321 发表于 2013-12-13 12:54
表示正在撸CPLD万能开关电源驱动..............将来试试做三相APFC秒杀你加油啊 三相APFC难的是算法 窝之前也看过 不是特别明白
本人一木耳），低价卖了（不含图上变压器）100元包邮，若要变压器再加15元（一个15v30w，一个9v5w） 3、 盖革计数管，j408γ型带原包装已焊引线，40元，若要变压器和电源电路加15元 4、 CPLD
引用 1176764177:话说flash里面是浮栅晶体管吧 是不是高速电子直接把浮栅里面的电子给冲了cpld也可能是因为这个挂的是的，Flash存储器高能电子或者高能光子（X射线、γ射线）都能释放浮栅电荷
然后引入一个问题，CPLD需要做数字选频，不是不会，是CPLD没那么多资源。可以做，但是优先级先放低，算支线任务。顺便跟新一下。AG1280停产了，导致硬件方案需要修改。
引用 TBsoft:引用 1176764177:话说flash里面是浮栅晶体管吧 是不是高速电子直接把浮栅里面的电子给冲了cpld也可能是因为这个挂的是的，Flash存储器高能电子或者高能光子（X射线、
最近看了rpidatv项目， 用一个GPIO都能发射DVB视频， 原理就是QPSK调制相当简单，突然间在想， 能不能用一片CPLD + 电阻网络 + TRF372017， 构成一个QPSK调制电路， 这样的话成本确实可以做很低
2013-10-5 12:24
额，单片机方面我只会51和AVR，DDS也只玩过AD9850，对以更高级的单片机和DDS我不太了解，所以我也不清楚 ...如果用市面上现有的模块使用起来会方便的多 cpld
要让速度上MHz级别，显然就不能用软件的方法了，yanli网友的选择是CPLD，而我就决定用逻辑ic实现。
同一时间，我还看到了古人画的基准板子，觉得画得很漂亮，知道是cadence画的。
run -t <target>手动执行 也可以手动加到eclipse项目的build target 其中最有用的是prelogic preip logic这三个 建议通过eclipse写/烧MCU代码 CPLD</target>
盖革计数管5、 10个IGBT（25N120）加上一包电阻、一包稳压管7、 宽带对数放大器AD8307贴片8、 0.41漆包线9、 一堆电子类书已出完还有1、 函数信号发生器2、 音频DAC4、 CPLD
有一点需要注意：从CPLD芯片输出的信号是3.3V的LVCOMS信号，而TCD1209D使用的是5V驱动信号，故CPLD输出的信号不能直接加到CCD芯片上，为解决这一问题，采用外围电路提高驱动能力。
侧面，手柄特别有塑料感~背面只需取下三颗螺丝就能拆开盖子，没有任何地方有易碎贴之类东西电源部分除了排线比较多之外，还是很漂亮滴拆掉通信模块以后，把排线扒拉开，可以看到CPLD和主控芯片看看背面把屏蔽拆掉
屏幕的排线长了点，不过屏幕排座不可能再往中间移动了，再移动CPLD就没法走线了。排线只能在屏幕下面稍微弯曲一下了，反正能装上，但是不完美，处女座绝对受不了的。