或
与
{{ forum.displayName }}
{{ forum.displayName }}
全部文章
只看精选
至
匹配程度
发表时间
降序
升序
收起
高级搜索
约找到 60 条结果，耗时 0.255 秒
Patterson，《计算机组成与设计》的作者之一
本书采用了一种独特的现代数字设计方法，先介绍数字逻辑门，接着讲述组合电路和时序电路的设计，并以这些基本的数字逻辑设计概念为基础，重点介绍如何设计实际的
建议龙少了解一下生产工艺.毕竟CPU的设计是基于生产工艺.更好的生产工艺会让你的CPU更强大.也许你现在拥有的生产设备只有烙铁.其实使用贴片元件也不需要什么,一把热吹风,一把刀口烙铁.你可以把你有些元件换成贴片的.比如逻辑门
半夜发图，，、总算是把新的图制作好了，这次主要是把乘除法这方面进行了一个优化，大概预计会新增芯片十多片（寄存器两个，逻辑门若干），目前主要还是之前的错误太多，一时半会讲不过来了，所以，咕咕。
换个角度，如果从信号完整性的角度来看这个问题，假设输入信号是个4GHz方波（方便理解）,由阻抗不匹配带来的影响在信号波形上的表现形式就是过冲和下冲以及振铃（暂称噪声），这些额外的噪声导致逻辑门限的判断失误
可以研究一下电路，看看展宽和采样部分，如果采样是ADC而不是逻辑门，那就是软件问题。这东西长得跟SPRD一模一样，也许可以刷机破解😂补充：资料上看和SPRD的闪烁体不一样，应该是软件不兼容的。
据了解，该软件售价每套约100万元人民币，而采用租用模式，大小不同的项目收费也会呈现出相应的差异，具体分摊到每一个逻辑门，每个成本不到人民币1元。
前言与愿景KC-LS1u这一74处理器实现是本论坛七年之前的重磅级作品，一定程度上来说算是国内74逻辑门自制CPU的巅峰之作，但非常可惜的一点是，原作者并未计划实现该处理器的FPGA实现。
感觉好精致啊
能简单讲讲几块主板的 ...那些芯片是惠普定制的电阻网络，具体内部结构请参见3456A的ServiceManual，这些电阻网络主要配合高速模拟开关对输入信号进行分压，或者配合运放及逻辑门组成的积分器进行
而在ACAM的产品中，他们很聪明地利用芯片内部的逻辑门延迟来以高精度测量时间间隔，而最大的测量精度完全取决于内部信号通过逻辑门的传播时间，这个时间一般和电压和温度有关，比如3.3V 和 25°C 时，GP22
使用RS触发器接收，逻辑门应答，由于无需时钟功耗能降到最低。“现代数字电路的同步本性”不知道是谁凭空发明的概念。应当说是由于eda工具的限制，绝大部分设计会做成同步的，并不等于必须这么做。
我用CPLD控制，加入各种逻辑和保护，才勉强规避了一些潜在问题，让它能工作在各种电压输入场合，并且有保护和调功功能，而普通推挽电路，只需要两三个逻辑门就能实现与他一样的功率密度，仅仅是工艺要求较高。
2.主开关电源(1）主控PWM型集成电路TL494CN简介TLA94CN内部由振荡器、“死区”比较器、PWM比较器、两个误差放大器1和2、触发器、逻辑门、三极管Q1,Q2,基准电压调节器以及由两个滞回比较
only phase comparator 1 is used, which is just a XOR logic gate.在4046也有内部相比较，在这条赛道上只有1相比较使用，这仅仅是一个异或逻辑门
带有逻辑电路的栅极驱动电路（如利用反相器来实现大于0.5的占空比传送）和不带逻辑门的栅极驱动电路。外加光电耦合器以实现强制关断的栅极驱动电路和不带光电耦合器的栅极驱动电路。
改进思路就是使用比较器或逻辑门检测变压器中点电压，每次检测到过零点后，驱动反转（使用同相/反向两路合一的Gate驱动器，不要使用带死区，原因楼主说了，电感需要通路）。
\TICD40107 双2输入端与非缓冲/驱动器 HAR\\TICD40108 4字×4位多通道寄存器CD40109 四低-高电平位移器CD4529 双四路/单八路模拟开关CD4530 双5输入端优势逻辑门
带有逻辑电路的栅极驱动电路（如利用反相器来实现大于0.5的占空比传送）和不带逻辑门的栅极驱动电路。外加光电耦合器以实现强制关断的栅极驱动电路和不带光电耦合器的栅极驱动电路。
这促使英特尔公司开始开发基于“或非”（NOR）逻辑门类型的闪存。1988年，英特尔发布了一款256KB的芯片，用于汽车、计算机以及其他大众市场设备，为英特尔带来了不俗的新业绩。
对于4位无符号整数除法，除数 B 的取值范围为 [0, 15]。根据 B 的最高两位 B[3:2]，可将有效除数划分为三个不相交的区间：区间 I (8 ≥ B ≥ 15)：此时 B ≥ 8，而被除数 ...