FPGA学习日记(持续更新)
这不是一个傻瓜式教程,不会有很多说明文字和插图,更不会有视频。其中的内容仅仅是点出关键点。
欢迎对帖子中的内容进行质疑。

什么是FPGA:
最简单的说法:一堆数字电路的元件(对于Altera FPGA是LEs,还有RAM块,DSP,IO,收发器,PLL等等)、连接线和切换器的组合
LE包含一个查找表和一个D触发器,当然还有必要的配置电路等等。这足以实现替代任何数字电路基本元件。
连接线和切换器可以把这些资源接在一起,线路也是可以设定的。
这就是它的NB之处,通过修改配置文件,可以改变内部电路,把自己变成CPU,DSP,视频加速器,神经网络。。。等等。

开发它要什么知识:
这个很难全面的说出来,模拟电路数字电路的基本知识要有,要学Verilog/VHDL,当然也可以和FPGA同时学。这个语言很简单,和C差不多,但语言简单不意味着用法简单。更不意味着功能弱。多在论坛逛逛可以增加了解,这一点很重要。技术的东西不怕不会,就怕不知道世界上有这回事。

硬件工具:
买个Altera FPGA的开发板不贵,板载的RAM不需要很多,NorFlash可以没有,因为FPGA可以从配置芯片读数据。所以一定要有串行配置芯片。其实对于初学来说EPCS4够了,反正以后花十几块钱就能换更大的。
推荐使用Altera的EP3C5E144主芯片的便宜开发板,一开始你做不了多复杂的东西的,这个规模的FPGA能放下带有常用功能的NIOS II,并且可以放进去相当数量的外设。
Altera的下载线不贵,几十块钱就是个成本价,叫做USB Blaster,支持AS下载和JTAG下载。

AS是下载到配置芯片,使板子上电能自己跑起来。
JTAG是调试接口,也可以把配置数据下载到FPGA,避免了对配置芯片的擦写,这样可以无限次下载,但复位以后数据就没了。

我自己是用Altera cyclone系列,芯片是EP1C12Q240,板子带EPCS4,NorFlash和SRAM。
本帖也只考虑Cyclone I,II,II系列的情况,如果你是用Xlinix的另外说。
(附件:102152)

软件工具
Quartus II,ModelSim,USB-blaster驱动(在 <quartus的安装目录>\drivers\ 下面)
可能需要NIOS II IDE(我还没开始弄)
+1  学术分    科创论坛   2011-02-09   本帖累计。
来自 电子技术
 
2011-1-22 19:56:28
warmonkey(作者)
1楼
关于Verilog语言学习

用verilog以后容易转向ASIC,其实VHDL和Verilog差不多的,会了一种马上就能会第二种。
教材:

华为Verilog HDL入门教程.pdf
281k
PDF
62次下载


Verilog_golden中文版.pdf
512k
PDF
30次下载


卡内基梅陇大学verilog课程讲义.pdf
295k
PDF
36次下载


注意,不是所有的Verilog语句都是可以综合的,也就是说,可能会出现QII拒绝编译的情况,具体能不能编译,参考这个:
  
verilog_经验(适合初学者).doc
715k
DOC
38次下载
折叠评论
加载评论中,请稍候...
折叠评论
2楼
伟大的版主阿 你终于想起来带领我们去祸害人间了
折叠评论
加载评论中,请稍候...
折叠评论
3楼
恕我科班出身但是学得不深。耳闻FPGA过,未能深入研究。总感觉FPGA更倾向于可编程组合逻辑。

我自己把通常意义的计算机编程归属于时序逻辑。而“编程”本身还包括烧写组合逻辑电路。这是从当年学习GAL器件过程中知道的。
折叠评论
加载评论中,请稍候...
折叠评论
4楼
引用第1楼warmonkey于2011-01-22 19:56发表的  :
关于Verilog语言学习

用verilog以后容易转向ASIC,其实VHDL和Verilog差不多的,会了一种马上就能会第二种。
教材:

华为Verilog HDL入门教程.pdf
281k
PDF
62次下载

.......

这个V语言超级难,有其他语言(类Basic语言?)可学么?
折叠评论
加载评论中,请稍候...
折叠评论
2011-01-23 10:45:18
5楼
相比之下更偏爱挂在Avalon总线的自定义外设
软硬结合,无与伦比!
其实IDE很强大的
不需要你一定要掌握语言 甚至用图形也可以构建逻辑
只是编译速度太慢太慢
折叠评论
加载评论中,请稍候...
折叠评论
6楼
记得在河畔里见过同名的帖子。。。忘了内容了~~[s:261]
折叠评论
加载评论中,请稍候...
折叠评论
warmonkey(作者)
7楼
引用第3楼dctyu于2011-01-22 22:02发表的  :
恕我科班出身但是学得不深。耳闻FPGA过,未能深入研究。总感觉FPGA更倾向于可编程组合逻辑。

我自己把通常意义的计算机编程归属于时序逻辑。而“编程”本身还包括烧写组合逻辑电路。这是从当年学习GAL器件过程中知道的。


数字电路是并发执行的,而计算机是顺序执行的。。。。
计算机程序和数字逻辑基本上没法类比
折叠评论
加载评论中,请稍候...
折叠评论
2011-01-24 19:42:01
2011-1-24 19:42:01
8楼
引用第3楼dctyu于2011-01-22 22:02发表的  :
恕我科班出身但是学得不深。耳闻FPGA过,未能深入研究。总感觉FPGA更倾向于可编程组合逻辑。

我自己把通常意义的计算机编程归属于时序逻辑。而“编程”本身还包括烧写组合逻辑电路。这是从当年学习GAL器件过程中知道的。


有失偏颇。。。
FPGA的LE除了用来做组合逻辑的查找表,还提供触发器可以做时序逻辑的。实际上用FPGA的人几乎不会拿来只做单纯的组合逻辑。
折叠评论
加载评论中,请稍候...
折叠评论
9楼
前几天用Verilog写了一个定点超越函数单元(用一个模块就可计算sin、cos、sinh、cosh、ln、exp、sqrt、1/x及其反函数和衍生函数)。有空和楼主交流一下。
折叠评论
加载评论中,请稍候...
折叠评论
10楼
先画状态图或者列状态表,后翻译成代码
引用第4楼stitch于2011-01-22 23:13发表的  :
这个V语言超级难,有其他语言(类Basic语言?)可学么?
折叠评论
加载评论中,请稍候...
折叠评论
11楼
最新编程语言排行榜,Java高居榜首,C第二,可怜的Verilog排名>50。。。

如果说懂Java相当于懂英语,懂C相当于懂汉语,那么。。。天啊!我懂了一门土著语言。。。
折叠评论
加载评论中,请稍候...
折叠评论
2011-01-26 18:39:03
2011-1-26 18:39:03
warmonkey(作者)
12楼
ls不能这么讲,ASIC设计90%都是用Verilog,AHDL才是HDL中的土著语言。
其实硬件描述语言的主要用途并不是编程,所以这样排名是没什么参考价值的。
折叠评论
加载评论中,请稍候...
折叠评论
13楼
引用第12楼warmonkey于2011-01-26 18:39发表的  :
ls不能这么讲,ASIC设计90%都是用Verilog,AHDL才是HDL中的土著语言。
其实硬件描述语言的主要用途并不是编程,所以这样排名是没什么参考价值的。


估计这个TIOBE排行榜只抽查统计软件工程师,自然Verilog得票少。。。
折叠评论
加载评论中,请稍候...
折叠评论
2011-01-27 17:36:15
14楼
引用第8楼小俊于2011-01-24 19:42发表的  :


有失偏颇。。。
FPGA的LE除了用来做组合逻辑的查找表,还提供触发器可以做时序逻辑的。实际上用FPGA的人几乎不会拿来只做单纯的组合逻辑。



偏颇是有的。要么怎么讲“倾向于”呢。介系FPGA的最大特点。

数字电路包括组合逻辑和时序逻辑。
计算机是个复杂的数字电路。
折叠评论
加载评论中,请稍候...
折叠评论
2011-01-28 15:02:02
warmonkey(作者)
15楼
如果组合逻辑占主导,时序部分很简单,肯定是用CPLD。因为CPLD是乘积项的结构,可以有几十个输入端,做出超级复杂的组合逻辑。而且CPLD的信号传播延迟是确定的,可以跑到很高速度。MAXII系列上300M的片子只要几十块,而Cyclone内部也就100~200M,除非是局部10几个LE之间上300M。
FPGA除了LE里面的触发器能实现复杂时序,还有就是内部资源多。PLL,RAM块,DSP块,内嵌的硬核,收发器等等,这才是狠角色。

上传QuartusII软件傻瓜式使用教程

Altera - My First FPGA Design Tutorial.pdf
2.26M
PDF
21次下载

第一次使用Quartus II 肯定会晕头转向,照着这个教程做一遍就会了。
折叠评论
加载评论中,请稍候...
折叠评论
2011-01-29 22:52:31
2011-1-29 22:52:31
16楼
实际上用FPGA设计的几乎都是时序逻辑占主导的。我自己用FPGA设计的话,遇到稍复杂的组合逻辑,一般都要拆成几部分做pipeline,不然propagation delay太长,fmax跑不高的。
折叠评论
加载评论中,请稍候...
折叠评论
2011-01-30 14:28:23
warmonkey(作者)
17楼
FPGA有RAM块,做成一个超大号查找表不行吗?
折叠评论
加载评论中,请稍候...
折叠评论
warmonkey(作者)
18楼
上传一个例程,有助于学习Verilog:
  (附件:102497)

代码分析:

在这里的LED闪烁频率是可调的,按一下KEY会使LED2状态翻转,同时会减小LED3闪烁的频率。
这个代码比较烂,仅仅是用来演示verilog的基本特性
module LED(CLK,KEY,GPIO);
  
  input CLK; //输入信号
  input KEY;
  output reg[3:0] GPIO = 4'd0; //输出寄存器
  
  reg[1:0] KEY_prev; //内部寄存器
  reg[1:0] KEY_status;
  reg[23:0] KEY_count;  
  
  reg[1:0] Status;
  reg[31:0] Count; //32位长度(0~31位)
  reg[31:0] limit = 32'd2500000; // 50MHz / 2500000 = 0.05s
    
  always@(posedge CLK)  //实现上升沿触发
  begin
        //process for keyscan
     KEY_count <= KEY_count+24'd1; // 建立时序逻辑模型时,采用非阻塞赋值语句。组合逻辑用阻塞赋值
     if(KEY_count >= 24'd100000) //50MHz / 100000 -> 50ms //always里面是顺序执行的
     begin
        KEY_count <= 24'd0;
        KEY_status <= KEY_prev & (~KEY);
       KEY_prev <= ~KEY;
    end    
  end
  
  always@(posedge KEY_status[0]) //几个always,还有assign之间是同时执行的
  begin
        limit <= limit + 32'd2000000;
        GPIO[2] <= ~GPIO[2];
  end
    
  always@(posedge CLK)
  begin
  
    Count<=Count+32'd1;
  
    if(Count >= limit) //这里是一个“不小于”号
//注意区别 “不大于”和非阻塞赋值
    begin
      
        case(Status)
        
          2'b00:
         begin
            GPIO[0] <= 1;GPIO[1] <= 1;GPIO[3] <= 1;
          end
        
            2'b01:
          begin
          GPIO[0] <= 1;GPIO[1] <= 1;GPIO[3] <= 1;
          end
          
          2'b10:
          begin
          GPIO[0] <= 0;GPIO[1] <= 0;GPIO[3] <= 0;
          end
          
          2'b11:
          begin
          GPIO[0] <= 0;GPIO[1] <= 0;GPIO[3] <= 0;
          end//注意begin-end块
          
          default;//最好写上default
        endcase //注意与C的区别
        
      GPIO[3] <= ~GPIO[3];
      Status<=Status+1'b1;
      Count<=32'd0;
    end
  end
  
endmodule
折叠评论
加载评论中,请稍候...
折叠评论
19楼
Verilog语法有点像Pascal和C的混合。。
折叠评论
加载评论中,请稍候...
折叠评论
2011-02-09 12:18:37
2011-2-9 12:18:37
20楼
opencores.org是个好地方,上面有许多开源的IP。
包括大家熟悉的51核、ARM核等等,都能找到代码。
前些时用了上面的一个开源的PCI bridge,完成了一个PCI master+target的设备,自己写了个DMA控制器,很容易配合起来,开发文档很全。代码用的语言Verilog与VHDL都有,好象Verilog多一些,有些是一个项目两种语言版本都有。
折叠评论
加载评论中,请稍候...
折叠评论
2011-04-06 22:36:27
2011-4-6 22:36:27
21楼
FPGA芯片 EP3C5T145与EP1C12Q208的datasheet都搜索不到,版主是不是写错型号了?
折叠评论
加载评论中,请稍候...
折叠评论
2011-04-09 20:58:39
2011-4-9 20:58:39
warmonkey(作者)
22楼
抱歉,确实是笔误,已经改正
折叠评论
加载评论中,请稍候...
折叠评论
2011-08-12 08:43:11
2011-8-12 08:43:11
23楼
唉,FPGA,权衡了半天还是没打算去学,感觉我是学机械的,顶死会个DSP就够够了
猴子准备进哪个专业?
折叠评论
加载评论中,请稍候...
折叠评论
24楼
引用第12楼warmonkey于2011-01-26 18:39发表的  :
ls不能这么讲,ASIC设计90%都是用Verilog,AHDL才是HDL中的土著语言。
其实硬件描述语言的主要用途并不是编程,所以这样排名是没什么参考价值的。


这说得有道理。简直是关公战秦琼。
折叠评论
加载评论中,请稍候...
折叠评论
2011-08-14 12:58:28
2011-8-14 12:58:28
25楼
我学校有个弄FPGA的人特NB的[s:271]
折叠评论
加载评论中,请稍候...
折叠评论
26楼
闪存FPGA……
引用第17楼warmonkey于2011-01-30 14:28发表的  :
FPGA有RAM块,做成一个超大号查找表不行吗?
折叠评论
加载评论中,请稍候...
折叠评论
2011-08-15 14:28:38
2011-8-15 14:28:38
27楼
引用第9楼小俊于2011-01-24 19:45发表的  :
前几天用Verilog写了一个定点超越函数单元(用一个模块就可计算sin、cos、sinh、cosh、ln、exp、sqrt、1/x及其反函数和衍生函数)。有空和楼主交流一下。



是写着玩吗?为何不用软件做?我的经验中,用软件做成本低,速度不慢。
折叠评论
加载评论中,请稍候...
折叠评论
2011-08-22 21:50:23
2011-8-22 21:50:23
28楼
正想学习呢   MARK一下
折叠评论
加载评论中,请稍候...
折叠评论
2011-08-25 16:29:48
2011-8-25 16:29:48
29楼
引用第27楼婺源寻芳于2011-08-15 14:28发表的 :


是写着玩吗?为何不用软件做?我的经验中,用软件做成本低,速度不慢。  


软件做有FPGA快吗?FPGA做CORDIC可以单周期。。。
折叠评论
加载评论中,请稍候...
折叠评论
warmonkey(作者)
30楼
马上又要用FPGA做相干解调了。。。
折叠评论
加载评论中,请稍候...
折叠评论
2011-09-08 19:48:10
2011-9-8 19:48:10
31楼
引用第29楼小俊于2011-08-25 16:29发表的  :


软件做有FPGA快吗?FPGA做CORDIC可以单周期。。。



看做什么。不好说哪边快。
折叠评论
加载评论中,请稍候...
折叠评论
2011-11-28 19:02:24
2011-11-28 19:02:24
32楼
[s:274]  [s:274] 艺不压身啊
折叠评论
加载评论中,请稍候...
折叠评论
33楼
学微电子的路过。好资料,以后可能用得着,留名![s:274]
折叠评论
加载评论中,请稍候...
折叠评论
2012-11-02 23:34:43
2012-11-2 23:34:43
34楼
不知道楼主FPGA学的怎么样了[s:228]
折叠评论
加载评论中,请稍候...
折叠评论
2012-11-05 08:45:51
2012-11-5 08:45:51
warmonkey(作者)
35楼
回 34楼(冰红茶1) 的帖子
去年发帖的时候,因为我那边的东西,对FPGA的需求并不是很迫切,所以此帖暂停。
现在做一个数字接收机,解调器为DSP+FPGA,本帖内容继续更新。
+10  科创币    冰红茶1   2012-11-05   努力加油^_^
+10  科创币    celeron533   2012-11-05   项目重启
折叠评论
加载评论中,请稍候...
折叠评论
36楼
回 35楼(warmonkey) 的帖子
航电的测距测速?
折叠评论
加载评论中,请稍候...
折叠评论
37楼
努力加油^_^
折叠评论
加载评论中,请稍候...
折叠评论
2013-12-01 11:19:55
2013-12-1 11:19:55
38楼
支持楼主啊
折叠评论
加载评论中,请稍候...
折叠评论
2013-12-21 14:58:56
2013-12-21 14:58:56
39楼
[s:13][s:13][s:1][s:1][s:1][s:1][s:1][s:1][s:1]
折叠评论
加载评论中,请稍候...
折叠评论
2013-12-23 15:57:45
2013-12-23 15:57:45
40楼
Quartus II。。。求xilinx版的
折叠评论
加载评论中,请稍候...
折叠评论
2018-07-20 23:01:16
2018-7-20 23:01:16
41楼
引用:dctyu 发表于3 楼的内容:
恕我科班出身但是学得不深。耳闻FPGA过,未能深入研究。总感觉FPGA更倾向于可编程组合逻辑。我自己.....

模拟组合逻辑电路主要还是CPLD。FPGA更适合模拟时序逻辑电路。

折叠评论
加载评论中,请稍候...
折叠评论

想参与大家的讨论?现在就 登录 或者 注册

插入资源
全部
图片
视频
音频
附件
全部
未使用
已使用
正在上传
空空如也~
上传中..{{f.progress}}%
处理中..
上传失败,点击重试
{{f.name}}
空空如也~
(视频){{r.oname}}
{{selectedResourcesId.indexOf(r.rid) + 1}}
ID:{{user.uid}}
{{user.username}}
{{user.info.certsName}}
{{user.description}}
{{format("YYYY/MM/DD", user.toc)}}注册,{{fromNow(user.tlv)}}活动
{{submitted?"":"投诉"}}
请选择违规类型:
{{reason.description}}
支持的图片格式:jpg, jpeg, png